第一部分 基 本 单 元__eol__第1章 引论__eol__1.1 历史回顾__eol__1.2 数字集成电路设计中的问题__eol__1.3 数字设计的质量评价__eol__1.3.1 集成电路的成本__eol__1.3.2 功能性和稳定性__eol__1.3.3 性能__eol__1.3.4 功耗和能耗__eol__1.4 小结__eol__1.5 进一步探讨__eol__期刊和会议论文集__eol__参考书目__eol__参考文献__eol__习题__eol__第2章 制造工艺__eol__2.1 引言__eol__2.2 CMOS集成电路的制造__eol__2.2.1 硅圆片__eol__2.2.3 一些重复进行的工艺步骤__eol__2.2.4 简化的CMOS工艺流程__eol__2.3 设计规则——设计者和工艺工程师之间的桥梁__eol__2.4 集成电路封装__eol__2.4.1 封装材料__eol__2.4.2 互连层__eol__2.4.3 封装中的热学问题__eol__2.5 综述： 工艺技术的发展趋势__eol__2.5.1 近期进展__eol__2.5.2 远期展望__eol__2.6 小结__eol__2.7 进一步探讨__eol__参考文献__eol__设计方法插入说明A——IC版图__eol__参考文献__eol__第3章 器件__eol__3.1 引言__eol__3.2 二极管__eol__3.2.1 二极管简介——耗尽区__eol__3.2.2 静态特性__eol__3.2.3 动态或瞬态特性__eol__3.2.4 实际的二极管——二次效应__eol__3.2.5 二极管SPICE模型__eol__3.3 MOS（FET）晶体管__eol__3.3.1 MOS晶体管简介__eol__3.3.2 静态情况下的MOS晶体管__eol__3.3.3 实际的MOS晶体管——一些二阶效应__eol__3.3.4 MOS管的SPICE模型__eol__3.4 关于工艺偏差__eol__3.5 综述： 工艺尺寸缩小__eol__3.6 小结__eol__3.7 进一步探讨__eol__参考文献__eol__习题__eol__设计方法插入说明B——电路模拟__eol__进一步探讨__eol__参考文献__eol__第4章 导线__eol__4.1 引言__eol__4.2 简介__eol__4.3 互连参数——电容、电阻和电感__eol__4.3.1 电容__eol__4.3.2 电阻__eol__4.3.3 电感__eol__4.4 导线模型__eol__4.4.1 理想导线__eol__4.4.2 集总模型（Lumped Model）__eol__4.4.3 集总RC模型__eol__4.4.4 分布rc线__eol__4.4.5 传输线__eol__4.5 导线的SPICE模型__eol__4.5.1 分布rc线的SPICE模型__eol__4.5.2 传输线的SPICE模型__eol__4.5.3 综述： 展望未来__eol__4.6 小结__eol__4.7 进一步探讨__eol__参考文献__eol__第二部分 电 路 设 计__eol__第5章 CMOS反相器__eol__5.1 引言__eol__5.2 静态CMOS反相器——直观综述__eol__5.3 CMOS反相器稳定性的评估——静态特性__eol__5.3.1 开关阈值__eol__5.3.2 噪声容限__eol__5.3.3 再谈稳定性__eol__5.4 CMOS反相器的性能： 动态特性__eol__5.4.1 计算电容值__eol__5.4.2 传播延时： 一阶分析__eol__5.4.3 从设计角度考虑传播延时__eol__5.5 功耗、能量和能量延时__eol__5.5.1 动态功耗__eol__5.5.2 静态功耗__eol__5.5.3 综合考虑__eol__5.5.4 利用SPICE分析功耗__eol__5.6 综述： 工艺尺寸缩小及其对反相器衡量指标的影响__eol__5.7 小结__eol__5.8 进一步探讨__eol__参考文献__eol__习题__eol__第6章 CMOS组合逻辑门的设计__eol__6.1 引言__eol__6.2 静态CMOS设计__eol__6.2.1 互补CMOS__eol__6.2.2 有比逻辑__eol__6.2.3 传输管逻辑__eol__6.3 动态CMOS设计__eol__6.3.1 动态逻辑： 基本原理__eol__6.3.2 动态逻辑的速度和功耗__eol__6.3.3 动态设计中的信号完整性问题__eol__6.3.4 串联动态门__eol__6.4 设计综述__eol__6.4.1 如何选择逻辑类型__eol__6.4.2 低电源电压的逻辑设计__eol__6.5 小结__eol__6.6 进一步探讨__eol__参考文献__eol__习题__eol__设计方法插入说明C——如何模拟复杂的逻辑电路__eol__参考文献__eol__设计方法插入说明D——复合门的版图技术__eol__进一步探讨__eol__第7章 时序逻辑电路设计__eol__7.1 引言__eol__7.1.1 时序电路的时间参数__eol__7.1.2 存储单元的分类__eol__7.2 静态锁存器和寄存器__eol__7.2.1 双稳态原理__eol__7.2.2 多路开关型锁存器__eol__7.2.3 主从边沿触发寄存器__eol__7.2.4 低电压静态锁存器__eol__7.2.5 静态SR触发器——用强信号直接写数据__eol__7.3 动态锁存器和寄存器__eol__7.3.1 动态传输门边沿触发寄存器__eol__7.3.2 C2MOS——一种对时钟偏差不敏感的方法__eol__7.3.3 真单相钟控寄存器（TSPCR）__eol__7.4 其他寄存器类型*__eol__7.4.1 脉冲寄存器__eol__7.4.2 灵敏放大器型寄存器__eol__7.5 流水线： 优化时序电路的一种方法__eol__7.5.1 锁存型流水线与寄存型流水线__eol__7.5.2 NORACMOS——流水线结构的一种逻辑形式__eol__7.6 非双稳时序电路__eol__7.6.1 施密特触发器__eol__7.6.2 单稳时序电路__eol__7.6.3 不稳电路__eol__7.7 综述： 时钟策略的选择__eol__7.8 小结__eol__7.9 进一步探讨__eol__参考文献__eol__第三部分 系 统 设 计__eol__第8章 数字集成电路的实现策略__eol__8.1 引言__eol__8.2 从定制到半定制以及结构化阵列的设计方法__eol__8.3 定制电路设计__eol__8.4 以单元为基础的设计方法__eol__8.4.1 标准单元__eol__8.4.2 编译单元__eol__8.4.3 宏单元、巨单元和专利模块__eol__8.4.4 半定制设计流程__eol__8.5 以阵列为基础的实现方法__eol__8.5.1 预扩散（或掩模编程）阵列__eol__8.5.2 预布线阵列__eol__8.6 综述： 未来的实现平台__eol__8.7 小结__eol__8.8 进一步探讨__eol__参考文献__eol__习题__eol__设计方法插入说明E——逻辑单元和时序单元的特性描述__eol__参考文献__eol__设计方法插入说明F——设计综合__eol__进一步探讨__eol__参考文献__eol__第9章 互连问题__eol__9.1 引言__eol__9.2 电容寄生效应__eol__9.2.1 电容和可靠性——串扰__eol__9.2.2 电容和CMOS电路性能__eol__9.3 电阻寄生效应__eol__9.3.1 电阻与可靠性——欧姆电压降__eol__9.3.2 电迁移__eol__9.3.3 电阻和性能——RC延时__eol__9.4 电感寄生效应*__eol__9.4.1 电感和可靠性——Ldidt电压降__eol__9.4.2 电感和性能——传输线效应__eol__9.5 高级互连技术__eol__9.5.1 降摆幅电路__eol__9.5.2 电流型传输技术__eol__9.6 综述： 片上网络__eol__9.7 小结__eol__9.8 进一步探讨__eol__参考文献__eol__习题__eol__第10章 数字电路中的时序问题__eol__10.1 引言__eol__10.2 数字系统的时序分类__eol__10.2.1 同步互连__eol__10.2.2 中等同步互连__eol__10.2.3 近似同步互连__eol__10.2.4 异步互连__eol__10.3 同步设计——一个深入的考察__eol__10.3.1 同步时序原理__eol__10.3.2 偏差和抖动的来源__eol__10.3.3 时钟分布技术__eol__10.3.4 锁存式时钟控制*__eol__10.4 自定时电路设计*_