目 录__eol__ __eol__第1章 SoC设计绪论 1__eol__1.1 微电子技术概述 1__eol__1.1.1 集成电路的发展 1__eol__1.1.2 集成电路产业分工 2__eol__1.2 SoC概述 3__eol__1.2.1 什么是SoC 3__eol__1.2.2 SoC的优势 4__eol__1.3 SoC设计的发展趋势及面临的__eol__ 挑战 5__eol__1.3.1 SoC设计技术的发展与挑战 5__eol__1.3.2 SoC设计方法的发展与挑战 10__eol__1.3.3 未来的SoC 12__eol__本章参考文献 12__eol__第2章 SoC设计流程 13__eol__2.1 软硬件协同设计 13__eol__2.1.1 软硬件协同设计方法 13__eol__2.2 基于标准单元的SoC设计流程 15__eol__2.3 基于FPGA的SoC设计流程 19__eol__2.3.1 FPGA的结构 20__eol__2.3.2 基于FPGA的设计流程 23__eol__本章参考文献 27__eol__第3章 SoC设计与EDA工具 28__eol__3.1 电子系统级设计与工具 28__eol__3.2 验证的分类及相关工具 28__eol__3.2.1 验证方法的分类 29__eol__3.2.2 动态验证及相关工具 29__eol__3.2.3 静态验证及相关工具 30__eol__3.3 逻辑综合及综合工具 31__eol__3.3.1 EDA工具的综合流程 32__eol__3.3.2 EDA工具的综合策略 32__eol__3.3.3 优化策略 32__eol__3.3.4 常用的逻辑综合工具 33__eol__3.4 可测性设计与工具 33__eol__3.4.1 测试和验证的区别 33__eol__3.4.2 常用的可测性设计 33__eol__3.5 布局布线与工具 36__eol__3.5.1 EDA工具的布局布线流程 36__eol__3.5.2 布局布线工具的发展趋势 36__eol__3.6 物理验证及参数提取与相关的__eol__ 工具 36__eol__3.6.1 物理验证的分类 37__eol__3.6.2 参数提取 37__eol__3.7 著名EDA公司与工具介绍 39__eol__3.8 EDA工具的发展趋势 40__eol__本章参考文献 41__eol__第4章 SoC系统结构设计 42__eol__4.1 SoC系统结构设计的总体目标__eol__ 与各个阶段 42__eol__4.1.1 功能设计阶段 43__eol__4.1.2 应用驱动的系统结构设计__eol__ 阶段 43__eol__4.1.3 平台导向的系统结构设计__eol__ 阶段 43__eol__4.2 SoC中常用的处理器 43__eol__4.2.1 通用处理器 44__eol__4.2.2 处理器的选择 45__eol__4.3 SoC中常用的总线 45__eol__4.3.1 AMBA总线 46__eol__4.3.2 CoreConnect总线 47__eol__4.3.3 Wishbone总线 48__eol__4.3.4 开放核协议 48__eol__4.3.5 复杂的片上总线结构 49__eol__4.4 SoC中典型的存储器 50__eol__4.4.1 存储器分类 50__eol__4.4.2 静态随机存储器SRAM 51__eol__4.4.3 动态随机存储器DRAM 52__eol__4.4.4 闪存Flash 54__eol__4.4.5 新型存储器 54__eol__4.5 多核SoC的系统结构设计 57__eol__4.5.1 可用的并发性 57__eol__4.5.2 多核SoC设计中的系统__eol__ 结构选择 57__eol__4.5.3 多核SoC的性能评价 59__eol__4.5.4 几种典型的多核SoC系统__eol__ 结构 60__eol__4.6 SoC中的软件结构 62__eol__4.7 电子系统级（ESL）设计 64__eol__4.7.1 ESL发展的背景 64__eol__4.7.2 ESL设计基本概念 65__eol__4.7.3 ESL设计的流程 66__eol__4.7.4 ESL设计的特点 67__eol__4.7.5 ESL设计的核心——事务级__eol__ 建模 69__eol__4.7.6 事务级建模语言简介及设计__eol__ 实例 78__eol__4.7.7 ESL设计的挑战 91__eol__本章参考文献 91__eol__第5章 IP复用的设计方法 92__eol__5.1 IP的基本概念和IP分类 92__eol__5.2 IP设计流程 94__eol__5.2.1 设计目标 94__eol__5.2.2 设计流程 94__eol__5.3 IP的验证 99__eol__5.4 IP核的选择 100__eol__5.5 IP市场 101__eol__5.6 IP复用技术面临的挑战 103__eol__5.7 IP标准组织 104__eol__5.8 基于平台的SoC设计方法 105__eol__5.8.1 平台的组成与分类 106__eol__5.8.2 基于平台的SoC设计方法__eol__ 流程与特点 106__eol__5.8.3 基于平台的设计实例 107__eol__本章参考文献 108__eol__第6章 RTL代码编写指南 109__eol__6.1 编写RTL代码之前的准备 109__eol__6.1.1 与团队共同讨论设计中__eol__ 的问题 109__eol__6.1.2 根据芯片架构准备设计__eol__ 说明书 109__eol__6.1.3 总线设计的考虑 110__eol__6.1.4 模块的划分 110__eol__6.1.5 对时钟的处理 113__eol__6.1.6 IP的选择及设计复用的__eol__ 考虑 113__eol__6.1.7 对可测性的考虑 114__eol__6.1.8 对芯片速度的考虑 115__eol__6.1.9 对布线的考虑 115__eol__6.2 可综合RTL代码编写指南 115__eol__6.2.1 可综合RTL代码的编写__eol__ 准则 115__eol__6.2.2 利用综合进行代码质量__eol__ 检查 118__eol__6.3 调用Synopsys DesignWare来__eol__ 优化设计 119__eol__本章参考文献 120__eol__第7章 同步电路设计及其与异步信号__eol__ 交互的问题 121__eol__7.1 同步电路设计 121__eol__7.1.1 同步电路的定义 121__eol__7.1.2 同步电路的时序收敛问题 121__eol__7.1.3 同步电路设计的优点与__eol__ 缺陷 122__eol__7.2 全异步电路设计 123__eol__7.2.1 异步电路设计的基本原理 123__eol__7.2.2 异步电路设计的优点与缺点 125__eol__7.3 异步信号与同步电路交互的__eol__ 问题及其解决方法 125__eol__7.3.1 亚稳态 126__eol__7.3.2 异步控制信号的同步及其__eol__ RTL实现 129__eol__7.3.3 异步时钟域的数据同步__eol__ 及其RTL实现 133__eol__7.4 SoC设计中的时钟规划策略 137__eol__本章参考文献 138__eol__第8章 综合策略与静态时序分析__eol__ 方法 139__eol__8.1 逻辑综合 139__eol__8.1.1 流程介绍 139__eol__8.1.2 SoC设计中常用的综合__eol__ 策略 141__eol__8.2 物理综合的概念 142__eol__8.2.1 物理综合的产生背景 142__eol__8.2.2 操作模式 143__eol__8.3 实例——用Synopsys的工具__eol__ Design Compiler (DC)进行逻__eol__ 辑综合 144__eol__8.3.1 指定库文件 144__eol__8.3.2 读入设计 145__eol__8.3.3 定义工作环境 145__eol__8.3.4 设置约束条件 146__eol__8.3.5 设定综合优化策略 148__eol__8.3.6 设计脚本举例 148__eol__8.4 静态时序分析 150__eol__8.4.1 基本概念 150__eol__8.4.2 实例——用Synopsys的工具__eol__ PrimeTime进行时序分析 153__eol__8.5 统计静态时序分析 159__eo