第1章 SoC系统和架构设计 1__eol__1.1　处理器子系统设计 2__eol__1.1.1 多核处理器 2__eol__1.1.2 处理器子系统 4__eol__1.2　存储子系统设计 6__eol__1.2.1 存储结构 6__eol__1.2.2 存储器件 9__eol__1.2.3 存储器映射与重映射 10__eol__1.3　互连子系统设计 10__eol__1.3.1 互连类型 11__eol__1.3.2 互连层次 12__eol__1.3.3 互连模块的运行频率 15__eol__1.3.4 系统总线 16__eol__1.4　外设子系统设计 19__eol__1.4.1 系统外设 20__eol__1.4.2 I/O接口 22__eol__1.4.3 数据传输方式 24__eol__1.5　芯片管理设计 30__eol__1.6　低功耗设计 33__eol__1.6.1 功耗目标的确定 34__eol__1.6.2 架构级低功耗设计 35__eol__1.7　可测性设计 36__eol__1.8　架构评估 39__eol__1.8.1 面积估算 39__eol__1.8.2 功耗估算 44__eol__1.8.3 静态性能估算 47__eol__1.9　电子系统级设计 51__eol__1.9.1 ESL设计方法学 51__eol__1.9.2 ESL模型和设计平台 53__eol__1.9.3 架构探索 55__eol__1.9.4 虚拟原型技术 60__eol__小结 64__eol__第2章 SoC集成 65__eol__2.1　模块化设计 65__eol__2.1.1 IP的选择与维护 65__eol__2.1.2 布局布线模块 66__eol__2.1.3 设计层次 70__eol__2.1.4 转换桥 72__eol__2.2　标准化设计 75__eol__2.2.1 布局布线模块架构 76__eol__2.2.2 布局布线模块接口 80__eol__2.2.3 集成IP单元库 83__eol__2.3　自动化设计 86__eol__2.4　模块级集成 93__eol__2.4.1 IP设计检查指南 93__eol__2.4.2 模块集成规范 97__eol__2.4.3 模块集成 99__eol__2.5　低速外设模块的架构和集成 100__eol__2.6　芯片级集成 103__eol__小结 116__eol__第3章 处理器子系统 117__eol__3.1　现代处理器微架构 118__eol__3.1.1 高级流水线技术 118__eol__3.1.2 多指令发射技术 126__eol__3.1.3 典型处理器架构 133__eol__3.2　多处理器系统 135__eol__3.2.1 多处理器系统的分类 136__eol__3.2.2 多核处理器 140__eol__3.2.3 多处理器系统的启动 146__eol__3.3　内存访问 148__eol__3.3.1 分级缓存结构 148__eol__3.3.2 缓存预取技术 151__eol__3.3.3 缓存一致性 153__eol__3.3.4 访存缓冲器 158__eol__3.3.5 虚拟内存管理 164__eol__3.4　多处理器系统的通信 168__eol__3.5　多处理器系统的同步 170__eol__3.5.1 多处理器并发执行 170__eol__3.5.2 内存一致性 176__eol__3.5.3 内存屏障 179__eol__3.5.4 ARM体系架构中的内存访问 181__eol__3.6　处理器性能评估 185__eol__3.6.1 处理器的延迟 186__eol__3.6.2 处理器的带宽 187__eol__3.6.3 提高处理器带宽的途径 188__eol__3.6.4 处理器性能示例 189__eol__3.7　XPU 192__eol__小结 194__eol__第4章 存储子系统 195__eol__4.1　内存控制器 195__eol__4.1.1 内存延迟性 195__eol__4.1.2 内存控制器的基本组成 201__eol__4.2　物理层接口 207__eol__4.2.1 均衡技术 209__eol__4.2.2 内存接口训练 211__eol__4.2.3 内存RAS功能 220__eol__4.3　多通道内存 223__eol__4.4　内存性能评估 226__eol__4.4.1 内存带宽和内存访问延迟 226__eol__4.4.2 提高内存带宽的途径 227__eol__4.5　Flash 230__eol__4.5.1 Nand Flash访存 230__eol__4.5.2 Flash程序执行 231__eol__4.5.3 XIP 232__eol__4.5.4 嵌入式Flash 234__eol__小结 235__eol__第5章 互连子系统 237__eol__5.1　互连 238__eol__5.1.1 片上互连网络 238__eol__5.1.2 片上互连网络性能 241__eol__5.1.3 服务质量 242__eol__5.1.4 互连保序模型 245__eol__5.1.5 RAS 248__eol__5.2　交叉矩阵 250__eol__5.2.1 交叉矩阵原理 251__eol__5.2.2 交叉矩阵功能 252__eol__5.2.3 交叉矩阵类型 263__eol__5.3　NoC 265__eol__5.3.1 NoC原理 266__eol__5.3.2 NoC微架构设计 278__eol__5.4　一致性互连 288__eol__5.4.1 AXI一致性扩展协议 290__eol__5.4.2 缓存一致性互连 294__eol__5.4.3 CHI协议 302__eol__5.4.4 基于CHI协议的缓存一致性互连 308__eol__5.5　互连性能评估 310__eol__5.5.1 互连延迟 310__eol__5.5.2 互连带宽 311__eol__小结 313__eol__第6章 接口子系统 315__eol__6.1　信号完整性 315__eol__6.1.1 传输线 316__eol__6.1.2 反射 317__eol__6.1.3 串扰 325__eol__6.1.4 地反弹和电源反弹 330__eol__6.2　接口信号 332__eol__6.2.1 单端信号 332__eol__6.2.2 差分信号 334__eol__6.2.3 I/O接口属性 338__eol__6.3　串行解串器 344__eol__6.3.1 SerDes关键技术 346__eol__6.3.2 SerDes结构 348__eol__6.4　小芯片技术 351__eol__6.4.1 异构集成 352__eol__6.4.2 互连接口 356__eol__6.4.3 互连协议 361__eol__6.4.4 封装技术 368__eol__6.4.5 UCIe协议 376__eol__小结 382__eol__