第1章 EDA技术概述1．1 EDA技术及发展1．2 硬件描述语言1．3 可编程逻辑器件1．4 EDA设计流程及其工具习题第2章 EDA工具软件2．1 Quartus II简介2．2 Quartus II的原理图输入设计法2．2．1 建立设计工程2．2．2 设计项目的编译2．2．3 生成元件符号2．2．4 设计项目的仿真2．2．5 编程下载设计文件2．2．6 设计电路硬件调试2．3 层次化设计方法2．4 MAX plus II老式宏函数的应用2．5 Quartus II强函数的应用2．6 嵌入式逻辑分析仪的使用方法2．6．1 十进制计数器的设计2．6．2 打开SignalTap II编辑窗口2．6．3 调入节点信号2．6．4 参数设置2．6．5 文件存盘2．6．6 编译与下载2．6．7 运行分析习题第3章 可编程逻辑器件3．1 可编程逻辑器件的概述3．1．1 可编程逻辑器件的分类3．1．2 可编程逻辑器件的发展3．1．3 可编程逻辑器件的结构原理3．2 编程与配置3．2．1 JTAG方式的在系统编程3．2．2 使用PC并口配置FPGA习题第4章 VHDL语言4．1 VHDL简介4．1．1 VHDL发展概况4．1．2 VHDL的特点4．2 VHDL程序基本结构4．2．1 库和程序包4．2．2 实体4．2．3 结构体4．2．4 配置4．2．5 VHDL设计实例4．3 VHDL语言要素4．3．1 VHDL文字规则4．3．2 VHDL数据对象4．3．3 VHDL数据类型4．3．4 VHDL的预定义数据类型4．3．5 IEEE预定义的标准逻辑位和矢量4．3．6 用户自定义的预定义数据类型4．3．7 VHDL操作符4．4 VHDL顺序语句4．4．1 赋值语句4．4．2 转向控制语句4．4．3 WAIT语句4．4．4 ASSERT（断言）语句4．4．5 RETURN（返回）语句4．4．6 NULL（空操作）语句4．5 VHDL并行语句4．5．1 进程语句4．5．2 块语句4．5．3 并行信号赋值语句4．5．4 7元件例化语句4．5．5 生成语句4．5．6 子程序和并行过程调用语句习题第5章 EDA技术应用5．1 组合逻辑电路的设计5．1．1 门电路的设计5．1．2 编码器的设计5．1．3 译码器的设计5．1．4 数据选择器的设计5．1．5 数值比较器的设计5．1．6 运算电路的设计5．2 时序逻辑电路的设计5．2．1 触发器的设计5．2．2 锁存器的设计5．2．3 寄存器和移位寄存器的设计5．2．4 计数器的设计5．3 存储器的设计5．3．1 只读存储器的设计5．3．2 随机存储器RAM的设计5．4 EDA技术设计实例5．4．1 任意分频器的VHDL设计5．4．2 序列检测器的设计习题第6章 EDA技术实验6．1 EDA基础实验6．1．1 实验1——EDA软件的熟悉与使用6．1．2 实验2——1位半加器的设计6．1．3 实验3——1位全加器的设计6．1．4 实验4——译码器实验6．1．5 实验5——基于LPM_ROM的九九乘法器6．1．6 实验6——数据选择器的VHDL设计6．1．7 实验7——触发器实验6．1．8 实验8——计数器实验6．2 EDA综合实验6．2．1 实验9——数码管显示控制实验6．2．2 实验10——计数、译码和显示电路设计6．2．3 实验11——2位十进制数字频率计6．2．4 实验12——序列信号发生器6．2．5 实验13——8位硬件加法器6．2．6 实验14——D／A接口电路与波形发生器设计6．2．7 实验15——键盘控制电路设计6．3 EDA设计实验6．3．1 实验16——花样彩灯控制器的设计6．3．2 实验17——数字钟的设计6．3．3 实验18——8位数字频率计的设计6．3．4 实验19——8人电子抢答器的设计6．3．5 实验20——交通信号灯的设计第7章 VerilogHDL语言7．1 Verilog HDL模块结构7．1．1 模块端口的定义7．1．2 模块内容7．2 Verilog HDL语言要素7．2．1 空白符和注释7．2．2 常数7．2．3 字符串7．2．4 标识符7．2．5 关键字7．2．6 操作符7．2．7 Verilog HDL数据对象7．3 Verilog HDL的语句7．3．1 赋值语句7．3．2 条件语句7．3．3 循环语句7．3．4 结构声明语句7．4 不同抽象级别的Verilog HDL模型7．4．1 Verilog HDL门级描述7．4．2 Verilog HDL的行为级描述7．4．3 用结构描述实现电路系统设计习题附录A Altera DE2-70 EDA开发板简介A．1 DE2-70开发板的结构A．2 DE2-70开发板目标芯片的引脚分布附录B ZY11EDA13BE型EDA技术实验箱简介参考文献