EDA技术与CPLD/FPGA开发应用简明教程(第二版) / 高等学校计算机应用规划教材
¥45.00定价
作者: 刘爱荣,王振成等
出版时间:2017-03
出版社:清华大学出版社
- 清华大学出版社
- 9787302330233
- 2-2
- 190570
- 16开
- 2017-03
- 工学
- 电子科学与技术
- TN702.2
- 计算机
内容简介
本书共分12章,详细介绍了EDA技术的基本知识、大规模可编程逻辑器件CPLD/FPGA的结构原理、EDA开发工具的使用方法、VHDL语言的语法结构和编程技巧、宏功能模块的应用、状态机和SOPC设计及应用。
目录
第1章 EDA概述与可编程逻辑器件
1.1 EDA技术
1.2 EDA技术发展历程
1.2.1 20世纪70年代的计算机辅助设计CAD阶段
1.2.2 20世纪80年代的计算机辅助工程设计CAE阶段
1.2.3 20世纪90年代电子系统设计自动化EDA阶段
1.3 面向CPLD/FPGA的EDA技术
主要内容
1.3.1 大规模可编程逻辑器件
1.3.2 硬件描述语言(HDL)
1.3.3 软件开发工具
1.3.4 实验开发系统
1.3.5 关于EDA技术的学习重点及学习方法
1.4 EDA技术应用对象
1.4.1 可编程逻辑器件
1.4.2 半定制或全定制ASIC
1.4.3 混合ASIC
1.5 面向CPLD/FPGA的EDA开发流程
1.5.1 设计输入
1.5.2 逻辑综合和优化
1.5.3 适配(目标器件的布局布线)
1.5.4 仿真
1.5.5 目标器件的编程/下载
1.6 可编程逻辑器件
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.7.1 CPLD的基本结构
1.7.2 逻辑阵列宏单元
1.7.3 110控制模块
1.7.4 可编程连线阵列
1.8 FPGA的结构与可编程原理
1.8.1 FPGA的结构描述
1.8.2 查找表逻辑结构
1.8.3 CycloneⅢ系列器件与工作原理
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 JTAG边界扫描测试
1.10 FPGA/CPLD产品概述
1.10.1 Lattice公司的PLD器件
1.10.2 Xilinx公司的PLD器件
1.10.3 Altera公司的PLD器件
1.11 编程与配置
1.12 数字系统的设计方法简介
1.12.1 数字系统的设计准则
1.12.2 数字系统设计的艺术
1.13 Quartus Ⅱ
1.14 IP核
1.15 EDA的发展趋势
1.16 本章小结
1.17 习题
第2章 原理图输入法逻辑电路设计流程
2.1 原理图输入设计方法的特点
2.2 数字频率计设计任务导入
2.3 原理图输入方式基本设计流程
2.3.1 建立工作库文件夹和存盘原理图空文件
2.3.2 创建工程
2.3.3 功能简要分析
2.3.4 编译前设置
2.3.5 全程编译
2.3.6 时序仿真测试电路功能
2.4 引脚设置和编程下载
2.4.1 引脚锁定
2.4.2 配置文件下载
2.4.3 AS模式直接编程配置器件
2.4.4 JTAG间接模式编程配置器件
2.4.5 USB-Blaster编程配置器安装方法
2.5 层次化设计
2.6 6位十进制频率计设计
2.6.1 时序控制器设计
2.6.2 顶层电路设计与测试
2.7 本章小结
2.8 习题
第3章 VHDL结构和要素
3.1 VHDL程序基本结构
3.1.1 实体(ENTITY)
3.1.2 结构体(ARCHITECTURE)
3.2 子程序(SUBPROGRAM)
3.2.1 函数(FUNCTI0N)
3.2.2 过程(PROCEDURE)
3.2.3 重载函数
3.2.4 转换函数
3.2.5 决断函数
3.3 VHDL库
3.3.1 库的种类
3.3.2 库的用法
3.4 VHDL程序包
3.4.1 程序包定义
3.4.2 预定义程序包
3.5 配置(CONFIGURATION)
3.6 VHDL文字规则
3.6.1 关键字
3.6.2 标识符
3.6.3 数字
3.6.4 字符和字符串
3.6.5 下标名及下标段名
3.6.6 注释
3.7 数据对象
3.7.1 变量(VARIABLE)
3.7.2 信号(SIGNAL)
3.7.3 常量(CONSTANT)
3.8 数据类型
3.8.1 VHDL预定义数据类型
3.8.2 用户自定义数据类型
3.8.3 数据类型转换
3.9 运算操作符
3.10 本章小结
3.11 习题
第4章 Quartus Ⅱ应用深入
4.1 用VHDL设计十进制计数器的步骤
4.1.1 建立工作库文件夹和编辑设计文件
4.1.2 创建工程
4.1.3 编译前设置
4.1.4 全程编译
4.1.5 时序仿真
4.2 引脚锁定与硬件测试
4.2.1 引脚锁定
4.2.2 配置文件下载
4.2.3 AS模式编程配置器件
4.3 嵌入式逻辑分析仪使用方法
4.4 本章小结
4.5 习题
第5章 VHDL语言描述语句
5.1 VHDL语句概述
5.2 VHDL并行语句
5.2.1 并行信号赋值语句
5.2.2 进程语句(PROCESS)
5.2.3 块语句(BLOCK)
5.2.4 子程序的并行调用语句
5.2.5 元件例化语句(COMPONENT)
5.2.6 生成语句(GENERATE)
……
第6章 基本逻辑电路设计
第7章 CPLD/FPGA应用系统设计实例
第8章 有限状态机的设计
第9章 宏功能模块与IP应用
第10章 FPGA在DSP领域中的应用
第11章 FPGA在通信工程中的应用
附录
1.1 EDA技术
1.2 EDA技术发展历程
1.2.1 20世纪70年代的计算机辅助设计CAD阶段
1.2.2 20世纪80年代的计算机辅助工程设计CAE阶段
1.2.3 20世纪90年代电子系统设计自动化EDA阶段
1.3 面向CPLD/FPGA的EDA技术
主要内容
1.3.1 大规模可编程逻辑器件
1.3.2 硬件描述语言(HDL)
1.3.3 软件开发工具
1.3.4 实验开发系统
1.3.5 关于EDA技术的学习重点及学习方法
1.4 EDA技术应用对象
1.4.1 可编程逻辑器件
1.4.2 半定制或全定制ASIC
1.4.3 混合ASIC
1.5 面向CPLD/FPGA的EDA开发流程
1.5.1 设计输入
1.5.2 逻辑综合和优化
1.5.3 适配(目标器件的布局布线)
1.5.4 仿真
1.5.5 目标器件的编程/下载
1.6 可编程逻辑器件
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.7.1 CPLD的基本结构
1.7.2 逻辑阵列宏单元
1.7.3 110控制模块
1.7.4 可编程连线阵列
1.8 FPGA的结构与可编程原理
1.8.1 FPGA的结构描述
1.8.2 查找表逻辑结构
1.8.3 CycloneⅢ系列器件与工作原理
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 JTAG边界扫描测试
1.10 FPGA/CPLD产品概述
1.10.1 Lattice公司的PLD器件
1.10.2 Xilinx公司的PLD器件
1.10.3 Altera公司的PLD器件
1.11 编程与配置
1.12 数字系统的设计方法简介
1.12.1 数字系统的设计准则
1.12.2 数字系统设计的艺术
1.13 Quartus Ⅱ
1.14 IP核
1.15 EDA的发展趋势
1.16 本章小结
1.17 习题
第2章 原理图输入法逻辑电路设计流程
2.1 原理图输入设计方法的特点
2.2 数字频率计设计任务导入
2.3 原理图输入方式基本设计流程
2.3.1 建立工作库文件夹和存盘原理图空文件
2.3.2 创建工程
2.3.3 功能简要分析
2.3.4 编译前设置
2.3.5 全程编译
2.3.6 时序仿真测试电路功能
2.4 引脚设置和编程下载
2.4.1 引脚锁定
2.4.2 配置文件下载
2.4.3 AS模式直接编程配置器件
2.4.4 JTAG间接模式编程配置器件
2.4.5 USB-Blaster编程配置器安装方法
2.5 层次化设计
2.6 6位十进制频率计设计
2.6.1 时序控制器设计
2.6.2 顶层电路设计与测试
2.7 本章小结
2.8 习题
第3章 VHDL结构和要素
3.1 VHDL程序基本结构
3.1.1 实体(ENTITY)
3.1.2 结构体(ARCHITECTURE)
3.2 子程序(SUBPROGRAM)
3.2.1 函数(FUNCTI0N)
3.2.2 过程(PROCEDURE)
3.2.3 重载函数
3.2.4 转换函数
3.2.5 决断函数
3.3 VHDL库
3.3.1 库的种类
3.3.2 库的用法
3.4 VHDL程序包
3.4.1 程序包定义
3.4.2 预定义程序包
3.5 配置(CONFIGURATION)
3.6 VHDL文字规则
3.6.1 关键字
3.6.2 标识符
3.6.3 数字
3.6.4 字符和字符串
3.6.5 下标名及下标段名
3.6.6 注释
3.7 数据对象
3.7.1 变量(VARIABLE)
3.7.2 信号(SIGNAL)
3.7.3 常量(CONSTANT)
3.8 数据类型
3.8.1 VHDL预定义数据类型
3.8.2 用户自定义数据类型
3.8.3 数据类型转换
3.9 运算操作符
3.10 本章小结
3.11 习题
第4章 Quartus Ⅱ应用深入
4.1 用VHDL设计十进制计数器的步骤
4.1.1 建立工作库文件夹和编辑设计文件
4.1.2 创建工程
4.1.3 编译前设置
4.1.4 全程编译
4.1.5 时序仿真
4.2 引脚锁定与硬件测试
4.2.1 引脚锁定
4.2.2 配置文件下载
4.2.3 AS模式编程配置器件
4.3 嵌入式逻辑分析仪使用方法
4.4 本章小结
4.5 习题
第5章 VHDL语言描述语句
5.1 VHDL语句概述
5.2 VHDL并行语句
5.2.1 并行信号赋值语句
5.2.2 进程语句(PROCESS)
5.2.3 块语句(BLOCK)
5.2.4 子程序的并行调用语句
5.2.5 元件例化语句(COMPONENT)
5.2.6 生成语句(GENERATE)
……
第6章 基本逻辑电路设计
第7章 CPLD/FPGA应用系统设计实例
第8章 有限状态机的设计
第9章 宏功能模块与IP应用
第10章 FPGA在DSP领域中的应用
第11章 FPGA在通信工程中的应用
附录