第一章 数制与编码
  引言
  1.1 进位计数制与数制转换
   1.1.1 进位计数制及其表示
   1.1.2 数制转换
  1.2 带符号二进制数的代码表示
   1.2.1 原码
   1.2.2 反码
   1.2.3 补码
   1.2.4 原码、反码和补码之间的转换
   1.2.5 溢出的判断和变形码
  1.3 常用的其他编码
   1.3.1 十进制数的二进制编码
   1.3.2 字符代码
   1.3.3 可靠性编码
  小结
  习题
 第二章 布尔代数基础
  引言
  2.1 布尔代数的基本概念
   2.1.1 布尔变量及其基本运算
   2.1.2 布尔函数及其表示方法
   2.1.3 布尔函数的“相等”概念
  2.2 布尔代数的公式、定理和规则
   2.2.1 布尔代数的基本公式
   2.2.2 布尔代数的主要定理
   2.2.3 布尔代数的重要规则
  2.3 布尔函数的基本形式
   2.3.1 函数的“积之和”与“和之积”表示形式
   2.3.2 函数的“标准积之和”与“标准和之积”表示形式
  2.4 不完全确定的布尔函数
  2.5 布尔函数的化简
   2.5.1 代数化简法
   2.5.2 卡诺图化简法
   2.5.3 列表化简法（Q-M法）
  小结
  习题
 第三章 组合逻辑电路的分析和设计
  引言
  3.1 常用逻辑门的图形符号
  3.2 布尔函数的实现
   3.2.1 用与非门实现布尔函数
   3.2.2 用或非门实现布尔函数
   3.2.3 用与或非门实现布尔函数
  3.3 组合逻辑电路的分析
  3.4 组合逻辑电路的设计
  3.5 常用组合逻辑电路
   3.5.1 加法器
   3.5.2 十进制数字的七段显示
   3.5.3 代码转换电路
  3.6 二进制译码器
   3.6.1 二进制译码器的功能和组成
   3.6.2 用中规模集成译码器进行设计
  3.7 多路选择器
   3.7.1 多路选择器的逻辑功能和组成
   3.7.2 用多路选择器进行逻辑设计
  3.8 多路分配器
  3.9 组合逻辑电路中的险态
  小结
  习题
 第四章 同步时序电路
  引言
  4.1 时序电路与时序机
   4.1.1 时序电路的结构和特点
   4.1.2 时序机的定义
   4.1.3 时序机的状态表和状态图
   4.1.4 完全定义机和不完全定义机
  4.2 触发器
   4.2.1 RS触发器
   4.2.2 JK触发器
   4.2.3 T触发器
   4.2.4 D触发器
  4.3 同步时序电路的分析与设计
   4.3.1 建立原始状态表
   4.3.2 状态表的化简
   4.3.3 状态分配
   4.3.4 确定激励函数和输出函数
   4.3.5 分析与设计举例
  4.4 常用的同步时序电路
   4.4.1 寄存器
   4.4.2 计数器
   4.4.3 节拍信号发生器
  小结
  习题
 第五章 异步时序电路
  引言
  5.1 异步时序电路的结构和描述
   5.1.1 异步时序电路的结构模型和特点
   5.1.2 异步时序电路的描述方法——流程表
   5.1.3 异步时序电路的类型
  5.2 脉冲异步时序电路的分析与设计
  5.3 电平异步时序电路的分析与设计
   5.3.1 建立原始流程表
   5.3.2 流程表的简化
   5.3.3 流程表的状态分配
   *5.3.4 电平异步时序电路的险态
   5.3.5 分析与设计举例
  小结
  习题
 第六章 简单可编程逻辑器件及其应用
  引言
  6.1 概述
   6.1.1 可编程逻辑器件的发展历史
   6.1.2 可编程逻辑器件中的编程元件
   6.1.3 可编程逻辑器件的分类
   6.1.4 PLD的基本结构
   6.1.5 PLD的逻辑表示法
   6.1.6 常用PLD器件的比较
  6.2 可编程只读存储器PROM
   6.2.1 PROM基本结构和工作原理
   6.2.2 采用PROM的组合逻辑设计
  6.3 可编程逻辑阵列PLA
  6.4 可编程阵列逻辑PAL
  6.5 通用阵列逻辑GAL
  6.6 简单PLD设计方法及步骤
   6.6.1 PLD器件的设计步骤
   6.6.2 可编程器件设计软件简介
   6.6.3 可编程逻辑器件设计举例
  小结
  习题
 第七章 数字系统设计基础
  引言
  7.1 基本概念
   7.1.1 数字系统的定义
   7.1.2 数字系统的优点
   7.1.3 数字系统的模型与结构
  7.2 数字系统的设计
   7.2.1 数字系统的实现途径
   7.2.2 数字系统的设计过程
   7.2.3 数字系统辅助设计工具
  7.3 数字系统设计的发展趋势
  7.4 后续章节内容与使用建议
  小结
  习题
 第八章 数字系统的设计
  引言
  8.1 基本概念
   8.1.1 设计的表示
   8.1.2 设计的抽象层次
   8.1.3 结构化设计
   8.1.4 设计窗口与设计空间
  8.2 需求分析
   8.2.1 需求分析的主要内容
   8.2.2 需求分析报告
   8.2.3 实例
  8.3 系统设计
   8.3.1 基于通用微处理器／DSP的设计过程
   8.3.2 基于集成电路的设计过程
   8.3.3 基于可编程逻辑器件的设计过程
   8.3.4 基于ASIC的设计过程
  8.4 系统实现
  8.5 数字系统的测试和可测试性设计
   8.5.1 数字系统的测试
   8.5.2 可测性设计
  小结
  习题
 第九章 复杂可编程逻辑器件EPGA/CPID
  引言
  9.1 概述
  9.2 CPLD的结构特点
   9.2.1 概述
   9.2.2 AlteraMAX7000系列CPLD的结构特点
   9.2.3 应用实例
  9.3 FPGA的结构特点
   9.3.1 概述
   9.3.2 XilinxSpartanⅡ系列FPGA的结构特点
   9.3.3 应用实例
  小结
  习题
 第十章 VerilogHDL语言
  引言
  10.1 概述
  10.2 一个数字系统实例及其VerilogHDL语言描述
  10.3 信号
  10.4 模块体的描述
  10.5 行为级描述
   10.5.1 变量和参数
   10.5.2 行为级描述基础
   10.5.3 复杂语句
   10.5.4 时序控制
   10.5.5 事件控制
  10.6 其他的VerilogHDL语言结构
   10.6.1 函数和任务
   10.6.2 VerilogHDL系统函数和系统任务
   10.6.3 VerilogHDL预编译指令
  10.7 可综合性设计
  10.8 测试环境（Testbench）设计
  *10.9 VerilogHDL设计高级专题
   10.9.1 寄存器
   10.9.2 多时钟域
   10.9.3 同步复位与异步复位
   10.9.4 VerilogHDI语言的描述风格
  小结
  习题
 第十一章 用VerilogHDL语言设计数字电路
  引言
  11.1 组合逻辑电路设计和描述
   11.1.1 组合逻辑电路基本特征
   11.1.2 实例1：多路数据选择器
   11.1.3 实例2：加法器
   11.1.4 实例3：译码器
  11.2 时序逻辑电路设计和描述
   11.2.1 时序逻辑电路的基本特征
   11.2.2 有限状态机的设计
   11.2.3 实例1：寄存器
   11.2.4 实例2：移位器
  11.3 一个简单的8位CPU系统设计
   11.3.1 KD-CPU简介
   11.3.2 KD-CPU的VerilogHDL描述
   11.3.3 KD-CPU的实现
  小结
  习题
 附录 VerilogHDL语言语法参考
 参考文献