目 录__eol__第0章 计算机与数字系统 1__eol__0.1 计算机发展简史 1__eol__0.1.1 起点：机械式计算机 1__eol__0.1.2 早期电子计算机 2__eol__0.1.3 前四代计算机 2__eol__0.1.4 第五代及未来的计算机 4__eol__0.2 数字系统 4__eol__0.2.1 数字系统与模拟系统 5__eol__0.2.2 数字系统的抽象层次 5__eol__0.3 电子技术 8__eol__0.3.1 摩尔定律 9__eol__0.3.2 固定逻辑与可编程逻辑 10__eol__0.3.3 微控制器 10__eol__0.3.4 设计演变 11__eol__0.4 数字系统的应用 12__eol__0.4.1 通用数字计算机 13__eol__0.4.2 控制器 17__eol__0.4.3 物联网(IoT) 18__eol__0.4.4 接口 18__eol__0.5 总结和复习 20__eol__0.6 小组协作练习 21__eol__参考文献 21__eol__第1章 数制系统与数字编码 23__eol__1.1 数制系统 23__eol__1.1.1 位置表示法和多项式表示法 23__eol__1.1.2 常用数制系统 24__eol__1.2 算术运算 25__eol__1.2.1 二进制算术运算 25__eol__1.2.2 十六进制算术运算 28__eol__1.3 进制转换 29__eol__1.3.1 转换方法和算法 29__eol__1.3.2 当B = Ak时基数A和基数B之间的转换 33__eol__1.4 带符号数表示法 33__eol__1.4.1 带符号原码 34__eol__1.4.2 互补数制 35__eol__1.5 数字编码 44__eol__1.5.1 数值编码 44__eol__1.5.2 字符和其他编码 48__eol__1.5.3 检错码与纠错码 51__eol__1.6 总结和复习 56__eol__1.7 小组协作练习 57__eol__习题 57__eol__第2章 逻辑电路与布尔代数 60__eol__2.1 逻辑门与逻辑电路 60__eol__2.1.1 真值表 60__eol__2.1.2 基本逻辑门 60__eol__2.1.3 组合逻辑电路 64__eol__2.1.4 时序逻辑电路 66__eol__2.2 硬件描述语言(HDL) 67__eol__2.2.1 Verilog 67__eol__2.2.2 VHDL 68__eol__2.3 布尔代数 70__eol__2.3.1 公理与基本定理 70__eol__2.3.2 布尔(逻辑)函数和表达式 75__eol__2.3.3 最小项、最大项及标准式 77__eol__2.3.4 未完整定义的函数(无关项) 79__eol__2.4 逻辑表达式的化简 80__eol__2.4.1 电路化简的目标和方法 80__eol__2.4.2 卡诺图(K图) 82__eol__2.4.3 利用卡诺图化简逻辑表达式 89__eol__2.4.4 Q-M法 102__eol__2.5 总结和复习 107__eol__2.6 小组协作练习 108__eol__习题 109__eol__第3章 组合逻辑电路分析与设计 118__eol__3.1 组合逻辑电路的设计 118__eol__3.1.1 与或电路和与非-与非电路 118__eol__3.1.2 或与电路和或非-或非电路 120__eol__3.1.3 二级电路 121__eol__3.1.4 多级电路和因式分解 123__eol__3.1.5 异或电路 126__eol__3.2 组合逻辑电路的分析 128__eol__3.2.1 布尔代数 128__eol__3.2.2 真值表 131__eol__3.2.3 时序图 132__eol__3.2.4 正负逻辑 136__eol__3.3 使用高级器件的设计 137__eol__3.3.1 译码器 137__eol__3.3.2 编码器 149__eol__3.3.3 数据选择器和数据分配器 153__eol__3.3.4 算术运算电路 162__eol__3.4 综合性设计实例 174__eol__3.4.1 设计流程 174__eol__3.4.2 银行保险库控制器 175__eol__3.4.3 七段显示译码器 178__eol__3.4.4 四功能算术逻辑单元(加、减、与、异或) 183__eol__3.4.5 二进制阵列乘法器 187__eol__3.5 总结和复习 189__eol__3.6 小组协作练习 190__eol__习题 192__eol__第4章 时序逻辑电路简介 202__eol__4.1 时序逻辑电路的建模与分类 202__eol__4.1.1 有限状态机 202__eol__4.1.2 状态图和状态表 204__eol__4.1.3 算法状态机 207__eol__4.2 存储器 209__eol__4.2.1 锁存器 210__eol__4.2.2 触发器 222__eol__4.2.3 锁存器和触发器小结 232__eol__4.3 寄存器 233__eol__4.4 移位寄存器 237__eol__4.5 计数器 241__eol__4.5.1 同步二进制计数器 241__eol__4.5.2 异步二进制计数器 244__eol__4.5.3 模N计数器 245__eol__4.5.4 环形和扭环形计数器 249__eol__4.6 综合性设计实例 258__eol__4.6.1 寄存器文档(组/堆) 258__eol__4.6.2 多相时钟 260__eol__4.6.3 数字时钟 261__eol__4.6.4 可编程波特率发生器 264__eol__4.7 总结和复习 267__eol__参考文献 268__eol__4.8 小组协作练习 268__eol__习题 269__eol__第5章 同步时序逻辑电路分析与设计 277__eol__5.1 同步时序逻辑电路的分析 277__eol__5.1.1 采用状态图和状态表来完成电路分析 277__eol__5.1.2 分析同步时序逻辑电路图 278__eol__5.1.3 小结 289__eol__5.2 同步时序逻辑电路的设计 289__eol__5.2.1 同步时序逻辑电路的设计步骤 290__eol__5.2.2 触发器驱动变量表 293__eol__5.2.3 设计实例 295__eol__5.2.4 有限状态机的设计方法 312__eol__5.2.5 未完整定义的同步时序逻辑电路 317__eol__5.3 同步时序逻辑电路的状态化简 320__eol__5.3.1 冗余状态 320__eol__5.3.2 对完整定义的状态进行化简 321__eol__5.4 综合性设计实例 325__eol__5.4.1 自动投币售货机的控制单元 325__eol__5.4.2 二进制乘法器 327__eol__5.4.3 交通灯控制器 331__eol__5.5 总结和复习 341__eol__参考文献 341__eol__5.6 小组协作练习 342__eol__习题 345__eol__第6章 异步时序逻辑电路分析与设计 354__eol__6.1 异步时序逻辑电路的类型 354__eol__6.2 脉冲型电路分析与设计 355__eol__6.2.1 脉冲型电路的分析 356__eol__6.2.2 脉冲型电路的设计 360__eol__6.3 基本型电路的分析 366__eol__6.3.1 概述 367__eol__6.3.2 驱动表与流表 368__eol__6.3.3 分析步骤 369__eol__6.4 基本型电路的设计 371__eol__6.4.1 流表设计与实现 371__eol__6.4.2 竞争与循环 379__eol__6.4.3 消除竞争状态 382__eol__6.4.4 冒险 389__eol__6.5 综合性设计实例 390__eol__6.5.1 设计流程 390__eol__6.5.2 异步自动投币售货机控制器 390__eol__6.5.3 异步总线仲裁控制器 393__eol__6.6 总结和复习 398__eol__6.7 小组协作练习 399__eol__习题 399__eol__第7章 可编程数字逻辑器件 409__eol__7.1 可编程数字逻辑器件技术 409__eol__7.2 现场可编程门阵列(FPGA) 411__eol__7.2.1 可配置逻辑块(CLB) 412__eol__7.2.2 输入/输出块(IOB) 420__eol__7.2.3 互连资源 421__eol__7.2.4 时钟资源 423__eol__7.2.5 其他FPGA资源和选项 424__eol__7.2.6 FPGA设计流程和实例 425__eol__7.3 可编程逻辑器件(PLD) 433__eol__7.3.1 组合逻辑函数的阵列结构 43