目 录__eol__第1章 EDA基础和实验系统 1__eol__1.1 EDA简介 1__eol__1.2 Verilog HDL简介 1__eol__1.3 Vivado安装及使用说明 3__eol__1.3.1 Vivado安装说明 3__eol__1.3.2 Vivado使用说明 9__eol__1.4 LCD触摸屏调用方法 27__eol__1.5 实验系统 33__eol__第2章 数字逻辑与数字电路实践 40__eol__2.1 三人表决电路实验 40__eol__2.1.1 实验类别 40__eol__2.1.2 实验目的 40__eol__2.1.3 实验原理 40__eol__2.1.4 实验内容和要求 40__eol__2.1.5 实验步骤 41__eol__2.1.6 可研究与探索的问题 46__eol__2.1.7 源代码 47__eol__2.2 数据选择器实验 47__eol__2.2.1 实验类别 47__eol__2.2.2 实验目的 47__eol__2.2.3 实验原理 47__eol__2.2.4 实验内容和要求 47__eol__2.2.5 实验步骤 48__eol__2.2.6 可研究与探索的问题 49__eol__2.2.7 源代码 49__eol__2.3 半加器和全加器实验 50__eol__2.3.1 实验类别 50__eol__2.3.2 实验目的 50__eol__2.3.3 实验原理 50__eol__2.3.4 实验内容和要求 50__eol__2.3.5 半加器实验步骤 51__eol__2.3.6 全加器实验步骤 52__eol__2.3.7 可研究与探索的问题 55__eol__2.3.8 源代码 55__eol__2.4 七段数码显示译码器实验 55__eol__2.4.1 实验类别 55__eol__2.4.2 实验目的 55__eol__2.4.3 实验原理 56__eol__2.4.4 实验内容和要求 56__eol__2.4.5 实验步骤 58__eol__2.4.6 可研究与探索的问题 59__eol__2.4.7 源代码 59__eol__2.5 计数器实验 60__eol__2.5.1 实验类别 60__eol__2.5.2 实验目的 60__eol__2.5.3 实验原理 60__eol__2.5.4 实验内容和要求 60__eol__2.5.5 实验步骤 61__eol__2.5.6 可研究与探索的问题 63__eol__2.5.7 源代码 63__eol__2.6 移位寄存器实验 64__eol__2.6.1 实验类别 64__eol__2.6.2 实验目的 64__eol__2.6.3 实验原理 64__eol__2.6.4 实验内容和要求 64__eol__2.6.5 实验步骤（方案二） 66__eol__2.6.6 可研究与探索的问题 68__eol__2.6.7 源代码（实验设计方案二） 68__eol__2.7 序列信号发生器实验 73__eol__2.7.1 实验类别 73__eol__2.7.2 实验目的 73__eol__2.7.3 实验原理 74__eol__2.7.4 实验内容和要求 74__eol__2.7.5 可研究与探索的问题 76__eol__2.8 序列检测器实验 76__eol__2.8.1 实验类别 76__eol__2.8.2 实验目的 76__eol__2.8.3 实验原理 76__eol__2.8.4 实验内容和要求 77__eol__2.8.5 可研究与探索的问题 78__eol__2.9 数字钟实验 78__eol__2.9.1 实验类别 78__eol__2.9.2 实验目的 78__eol__2.9.3 实验原理 79__eol__2.9.4 实验内容和要求 79__eol__2.9.5 可研究与探索的问题 80__eol__2.10 交通灯控制器实验 80__eol__2.10.1 实验类别 80__eol__2.10.2 实验目的 80__eol__2.10.3 实验原理 80__eol__2.10.4 实验内容和要求 80__eol__2.10.5 可研究与探索的问题 82__eol__第3章 计算机组成原理实践 83__eol__3.1 32位算术逻辑运算器实验 83__eol__3.1.1 实验类型 83__eol__3.1.2 实验目的 83__eol__3.1.3 实验原理 83__eol__3.1.4 实验内容和要求 84__eol__3.1.5 可研究与探索的问题 85__eol__3.2 存储器实验 85__eol__3.2.1 实验类别 85__eol__3.2.2 实验目的 85__eol__3.2.3 实验原理 85__eol__3.2.4 实验内容和要求 87__eol__3.2.5 建议的实验步骤 87__eol__3.2.6 可研究与探索的问题 89__eol__3.3 指令系统实验 89__eol__3.3.1 实验类别 89__eol__3.3.2 实验目的 89__eol__3.3.3 实验原理 89__eol__3.3.4 实验内容和要求 90__eol__3.3.5 可研究与探索的问题 90__eol__3.4 单周期CPU实验 90__eol__3.4.1 实验类别 91__eol__3.4.2 实验目的 91__eol__3.4.3 实验原理 91__eol__3.4.4 实验内容和要求 92__eol__3.4.5 可研究与探索的问题 92__eol__3.5 多周期CPU实验 93__eol__3.5.1 实验类别 93__eol__3.5.2 实验目的 93__eol__3.5.3 实验原理 93__eol__3.5.4 实验内容和要求 94__eol__3.5.5 可研究与探索的问题 95__eol__3.6 中断实验 95__eol__3.6.1 实验类别 95__eol__3.6.2 实验目的 95__eol__3.6.3 实验原理 95__eol__3.6.4 实验内容和要求 96__eol__3.6.5 可研究与探索的问题 97__eol__第4章 计算机体系结构实践 98__eol__4.1 流水线CPU设计 98__eol__4.1.1 实验类别 98__eol__4.1.2 实验目的 98__eol__4.1.3 实验原理 99__eol__4.1.4 实验内容和要求 103__eol__4.1.5 实验步骤 104__eol__4.1.6 可研究与探索的问题 110__eol__4.2 流水线带Cache的CPU设计 110__eol__4.2.1 实验类别 110__eol__4.2.2 实验目的 110__eol__4.2.3 实验原理 110__eol__4.2.4 实验内容和要求 112__eol__4.2.5 可研究与探索的问题 113__eol__第5章 计算机组成与体系结构实践 114__eol__5.1 ALU实验 114__eol__5.1.1 实验类型 114__eol__5.1.2 实验目的 114__eol__5.1.3 实验原理 114__eol__5.1.4 实验内容和要求 115__eol__5.1.5 实验步骤 116__eol__5.1.6 可研究与探索的问题 124__eol__5.1.7 源代码 125__eol__5.2 存储器实验 130__eol__5.2.1 实验类型 130__eol__5.2.2 实验目的 130__eol__5.2.3 实验原理 130__eol__5.2.4 实验内容和要求 131__eol__5.2.5 FPGA中ROM定制与读出实验步骤 131__eol__5.5.6 FPGA的RAM定制与读写实验 137__eol__5.2.7 可研究与探索的问题 139__eol__5.2.8 源代码 140__eol__5.3 多周期控制器实验 144__eol__5.3.1 实验类型 144__eol__5.3.2 实验目的 144__eol__5.3.3 实验原理 144__eol__5.3.4 实验内容和要求 145__eol__5.3.5 实验步骤 146__eol__5.3.6 可研究与探索的问题 148__eol__5.3.7 源代码 148__eol__5.4 多周期CPU实验 153__eol__5.4.1 实验类型 153__eol__5.4.2 实验目的 153__eol__5.4.3 实验原理 153__eol__5.4.4 实验内容和要求 155__eol__5.4.5 实验步骤 156__eol__5.4.6 可研究与探索的问题 157__eol__5.4.7 源代码 157__eol__附录A Icarus Verilog开发环境及使用 161__eol__A.1 Icarus Verilog的安装 161__eol__A.2 Icarus Verilog环境变量设置 162__eol__A.3 Icarus Ve