ModelSim电子系统分析及仿真（第3版） / 工程设计与分析系列
￥69.00定价
作者： 于斌
出版时间：2020年12月
出版社：电子工业出版社
- 电子工业出版社
- 9787121375651
- 1-3
- 293560
- 67225677-3
- 平塑
- 16开
- 2020年12月
- 602
- 376
- 工学
- 电子科学与技术
- 电子电气类
- 高职高专
作者简介
内容简介
ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界**单内核支持VHDL和Verilog混合仿真的仿真器，它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的**仿真软件。 本书以ModelSim SE 10.4版软件为平台，由浅入深、循序渐进地介绍ModelSim 10.4软件各部分知识，包括ModelSim 10.4的基础知识、菜单命令、库和工程的建立与管理、Verilog/VHDL文件编译仿真、采用多种方式分析仿真结果，以及与多种软件联合仿真等知识。书中配有大量插图，并结合实例详细地讲解使用ModelSim进行仿真操作的基本知识和方法技巧，配书光盘中有本书实例操作的视频讲解，读者能够轻松学习。
目录
目 录第1章 概 述 11.1 IC设计与ModelSim 21.1.1 IC设计基本流程 21.1.2 ModelSim概述 31.2 ModelSim应用基本流程 51.3 ModelSim基本仿真流程 51.3.1 创建一个工作库 61.3.2 编译设计文件 71.3.3 运行仿真 81.3.4 查看结果 91.4 ModelSim工程仿真流程 91.4.1 创建工程及工程库 101.4.2 创建新文件 111.4.3 加载设计文件 121.4.4 编译源文件 131.4.5 运行仿真和查看结果 141.4.6 工程调试 14第2章 操 作 界 面 162.1 整体界面 172.2 菜单栏 172.2.1 File菜单 182.2.2 Edit菜单 252.2.3 View菜单 282.2.4 Compile菜单 292.2.5 Simulate菜单 312.2.6 Add菜单 342.2.7 Tools菜单 342.2.8 Layout菜单 402.2.9 Bookmarks菜单 402.2.10 Window菜单 412.2.11 Help菜单 432.3 工具栏 432.4 标签区 442.5 命令窗口 452.6 MDI窗口 452.6.1 源文件窗口 462.6.2 波形窗口 472.6.3 列表窗口 482.6.4 数据流窗口 482.6.5 属性窗口 492.6.6 进程窗口 502.6.7 对象窗口 502.6.8 存储器窗口 512.6.9 原理图窗口 512.6.10 观察窗口 522.6.11 状态机窗口 522.7 界面的设置 532.7.1 定制用户界面 532.7.2 设置界面参数 55第3章 工 程 和 库 573.1 ModelSim工程 583.1.1 删除原有工程 583.1.2 开始一个新工程 583.1.3 工程标签 603.1.4 工程编译 613.1.5 仿真环境配置 643.1.6 工程文件组织 663.1.7 工程及文件属性设置 68实例3-1 工程文件管理 733.2 ModelSim库 773.2.1 概述 783.2.2 库的创建及管理 783.2.3 资源库管理 813.2.4 导入FPGA的库 813.2.5 本节实例 83第4章 ModelSim对不同语言的仿真 894.1 VHDL仿真 904.1.1 VHDL文件编译 904.1.2 VHDL设计优化 914.1.3 VHDL设计仿真 974.1.4 还原点和仿真恢复 1024.1.5 TEXTIO的使用 103实例4-1 VHDL设计的仿真全过程 1054.2 Verilog仿真 1104.2.1 Verilog文件编译 1104.2.2 Verilog设计优化 1124.2.3 Verilog设计仿真 1124.2.4 还原点和仿真恢复 1184.2.5 单元库 1184.2.6 系统任务和系统函数 1194.2.7 编译指令 121实例4-2 32位浮点乘法器的Verilog仿真过程 1224.3 SystemC仿真 1274.3.1 概述 1274.3.2 SystemC文件的编译和链接 1284.3.3 设计仿真和调试 1334.3.4 常见错误 1354.4 混合语言仿真 1374.4.1 编译过程与公共设计库 1374.4.2 映射数据类型 1394.4.3 VHDL调用Verilog 1424.4.4 Verilog调用VHDL 1444.4.5 SystemC调用Verilog 1444.4.6 Verilog调用SystemC 1454.4.7 SystemC调用VHDL 1464.4.8 VHDL调用SystemC 147第5章 利用ModelSim进行仿真分析 1495.1 仿真概述 1505.2 WLF文件和虚拟对象 1515.2.1 保存仿真状态 1515.2.2 Dataset结构 1545.2.3 Dataset管理 1555.2.4 虚拟对象 1575.3 利用波形编辑器产生激励 1605.3.1 创建波形 1605.3.2 编辑波形 1665.3.3 导出激励文件并使用 1695.4 ModelSim波形分析 1725.4.1 波形窗口和列表窗口 1725.4.2 时间标记 1745.4.3 窗口的缩放 1755.4.4 在窗口中搜索 1775.4.5 窗口的格式编排 1785.4.6 波形和列表的保存 1815.4.7 信号总线 1835.4.8 光标操作 1835.4.9 其他功能 1845.4.10 波形比较 1855.5 存储器的查看和操作 1915.5.1 存储器的查看 1915.5.2 存储数据的导出 1935.5.3 存储器初始化 1955.5.4 存储器调试 1955.6 数据流窗口的使用 1965.6.1 概述 1965.6.2 设计连通性分析 1975.6.3 信号追踪和查找 1985.6.4 设置和保存打印 2005.6.5 本节实例 2015.7 原理图窗口的使用 2055.8 状态机窗口的使用 2095.9 ModelSim的剖析工具 2115.9.1 运行性能剖析和存储器剖析 2115.9.2 查看性能剖析结果 2125.9.3 查看存储器剖析报告 2165.9.4 保存结果 2165.10 覆盖率检测 2185.10.1 启用代码覆盖 2185.10.2 覆盖率的查看 2235.10.3 覆盖率检测的过滤 2265.10.4 覆盖信息报告 2285.11 信号探测 2315.12 采用JobSpy控制批处理仿真 2335.12.1 JobSpy功能与流程 2345.12.2 运行JobSpy 2345.13 综合实例 236实例5-1 三分频时钟的分析 236实例5-2 同步FIFO的仿真分析 244实例5-3 基2的SRT除法器的仿真分析 250第6章 ModelSim的协同仿真 2586.1 ModelSim与Debussy的协同仿真 2596.1.1 Debussy工具介绍 2596.1.2 Debussy配置方法 263实例6-1 与Debussy的协同仿真 2666.2 ModelSim与Matlab的协同仿真 274实例6-2 与Matlab的协同仿真 277实例6-3 与Simulink的协同仿真 282实例6-4 使用cosimWizard进行协同仿真 291第7章 ModelSim对不同公司 器件的后仿真 3017.1 Mod
