1 数字集成电路后端设计概论1．1 数字集成电路后端（物理）设计概述1．1．1 简单的数字集成电路后端（物理）设计流程1．1．2 设计流程：功能模块划分1．1．3 设计流程：布图规划1．1．4 设计流程：布局1．1．5 设计流程：布线1．1．6 设计流程：紧凑化1．1．7 设计流程：验证1．2 数字后端版图设计分类1．2．1 全定制版图设计1．2．2 基于标准单元的半定制版图设计1．2．3 其他版图设计模式1．3 后端设计的特点和发展趋势1．3．1 物理设计迭代周期的新趋势：技术特征1．3．2 后端设计的新要求1．4 后端工具IC Compiler1．4．1 IC Compiler简介1．4．2 ICC软件图形化GUI界面1．5 小结2 后端设计数据设置2．1 数据设置概述2．2 逻辑库设置2．3 物理参考库设置2．4 逻辑库、物理库设置后的检查和其他操作2．5 实践环节：ICCompiler设计流程2．6 附录：ICC常用的时序与优化控制命令和变量2．7 小结3 设计（布图）规划3．1 设计（布图）规划的原理及基本流程3．2 初始化布图规划3．3 虚拟展开布局VFP3．4 减小拥塞3．5 电源网络综合PNS3．6 布图规划减少时间延迟3．7 布图规划设计输出3．8 小结4 布局4．1 布局背景知识4．1．1 布局基本流程4．1．2 布局的数据准备、拥塞、时序驱动、多扇出网络4．1．3 物理综合的概念4．2 功耗控制相关技术4．2．1 不同工艺制程节点的功耗因素4．2．2 时钟门控4．2．3 功率门控4．2．4 多电压域设计布局4．2．5 低功耗标准单元库4．2．6 动态电压频率调节技术4．3 布局前设置4．3．1 布局前设置与检查4．3．2 测试电路DFT相关设置4．3．3 功耗控制设置4．4 布局及优化4．4．1 布局优化流程及初始布局4．4．2 布局的psynopt增量优化4．4．3 布局阶段开启全局布线器4．5 拥塞及时序优化4．6 其他布局技术4．6．1 高扇出网络缓冲树控制4．6．2 数据通路布局4．7 小结5 时钟树综合5．1 时钟树综合的原理及流程5．1．1 时钟树综合原理5．1．2 时钟树综合流程5．2 时钟树综合前设置5．2．1 时钟树整体目标及整体设置5．2．2 时钟树的端点定义5．2．3 时钟树NDR非默认规则布线设置5．2．4 时钟树综合前功耗优化5．3 时钟树综合实现5．4 时钟树的增量优化及后续步骤5．4．1 功耗优化5．4．2 时序优化5．4．3 单独时钟树优化CTO5．4．4 时钟信号布线屏蔽5．5 时钟树综合流程小结5．6 小结6 布线6．1 布线原理及流程6．2 ICC布线技术6．2．1 ICC布线基本步骤6．2．2 ICC布线前设置与状态查看6．2．3 ICC布线控制流程6．2．4 布线阶段天线违例修复6．3 ECO工程修改6．4 串扰问题分析与解决6．4．1 串扰成因及现状6．4．2 Synopsys的串扰控制机制6．5 小结7 芯片收尾阶段DFM设计7．1 面向制造的设计考虑的IC工艺缺陷7．2 ICC芯片收尾阶段设计流程7．3 芯片设计收尾的检验及设计输出7．4 小结8 基于ICC的后端设计实验实验0 AICC图形化界面任务1 启动IC Compiler任务2 浏览layout版图任务3 控制层的可视选项任务4 选择查询对象任务5 获取命令和变量的帮助实验0 BICC的更多GUI界面环境熟悉任务1 窗口的配置任务2 移动pan和缩放zoom的操作历史记录任务3 选项列表、高亮显示、查询任务4 分析时序路径任务5 窗口管理实验1 ICC数据设置和基本设计流程任务1 创建Milkyway库任务2 加载网表，TLU十，约束和控制任务3 基本流程：设计布图规划任务4 执行布局及优化命令任务5 CTS基本流程任务6 基本流程的布线步骤实验2 设计规划（布图规划）任务1 导入设计（门级设计）任务2 初始化设计布图任务3 将与I/O管脚连通的宏块提前放置任务4 虚拟展开布局VFP任务5 宏块组周边创建P/G电源地环任务6 电源网络综合PNS任务7 检查时序任务8 输出DEF布图规划文件任务9 创建第二轮综合设计实验3 布局实验任务1 布局前的设置和检查任务2 布局与优化任务3 增量优化实验4 时钟树综合任务1 拷贝和导入工作设计单元任务2 检查时钟树任务3 时钟树综合准备任务4 执行时钟树综合任务5 执行保持时间优化任务6 时钟树布线实验5 布线任务1 导入设计和通用设置任务2 确保设计可以开始布线任务3 布线与优化设计任务4 DRC与LVS错误检查和修复任务5 GUI分析工具实验6 芯片收尾任务1 导入和分析设计任务2 减小关键区域任务3 采用二极管修复天线规则违例任务4 插入标准单元填充单元任务5 插入冗余过孔参考文献