目录前言第1章绪论1.1现代数字系统设计简介1.1.1现代数字系统设计流程1.1.2自顶向下设计方法1.1.3设计准则1.2现代数字系统设计的硬件基础1.2.1PLD发展历程1.2.2CPLD与FPGA1.2.3PLD发展趋势1.2.4PLD主要应用领域和应用前景1.3现代数字系统设计的开发环境1.3.1开发环境1.3.2硬件描述语言思考题第2章硬件基础2.1可编程逻辑器件分类2.2Altera PLD系列及特性2.3典型复杂可编程逻辑器件结构2.3.1可编程逻辑器件的基本结构2.3.2复杂可编程逻辑器件2.4典型现场可编程门阵列结构2.4.1Cyclone IV系列内部主要结构2.4.2FPGA器件选用规则2.5PLD的一般设计流程思考题第3章Verilog HDL基本构件3.1Verilog HDL简介3.2Verilog HDL程序的基本结构3.3Verilog HDL的基本要素3.3.1识别符3.3.2注释3.3.3系统任务和函数3.3.4编译指令3.3.5数值表示3.3.6数据类型3.3.7参数3.3.8操作数3.4操作符3.4.1算术操作符3.4.2关系操作符3.4.3逻辑操作符3.4.4按位操作符3.4.5缩位操作符3.4.6移位操作符3.4.7条件操作符3.4.8连接和复制操作符思考题第4章Verilog HDL进阶4.1内置门4.1.1多输入门4.1.2多输出门4.1.3三态门4.1.4上拉、下拉电阻4.1.5MOS开关4.1.6双向开关4.1.7门传输延时4.1.8实例数组4.1.9内置门应用的简单实例 4.2用户原语4.2.1组合电路UDP4.2.2时序电路UDP4.3数据流建模4.3.1连续赋值语句4.3.2线网说明赋值4.3.3延时4.4行为建模4.4.1initial语句4.4.2always语句4.4.3事件控制4.4.4语句块4.4.5过程性赋值4.4.6常用过程语句4.5结构建模4.5.1结构建模的基本单元4.5.2模块调用的结构建模方式4.5.3简单结构建模举例4.6任务及函数4.6.1任务4.6.2函数4.6.3系统任务和系统函数4.6.4禁止语句思考题第5章软件使用流程5.1主界面介绍5.2设计流程5.2.1新建源文件5.2.2新建工程5.2.3逻辑综合5.2.4仿真流程5.2.5锁定引脚与下载思考题第6章设计实例6.1组合电路语言描述6.1.1二选一数据选择器6.1.2四选一数据选择器6.1.3七段显示译码器6.1.4普通译码器设计6.2时序电路语言描述6.2.1脉冲触发的D触发器6.2.2十进制计数器6.2.3彩灯控制器6.3综合设计实例6.3.1可校时的24制数字钟6.3.2基于FPGA的点钞机纸币图像双向录入系统思考题第7章数字电路和数字系统实验实验一四选一数据选择器实验二七段译码器实验三BCD码全加器实验四十进制计数器实验五彩灯控制器实验六扫描数码显示实验七数显频率计实验八数字抢答器实验九多功能数字钟实验十直接数字频率合成器附录附录AVerilog HDL关键词附录BVerilog HDL文法附录C可编程逻辑器件芯片常用封装附录D逻辑符号对照表参考文献