前言
第1章 数字电子系统分析与设计基础
1.1 数字信号与数字电路
1.1.1 模拟信号与数字信号
1.1.2 数字电路与模拟电路的区别及联系
1.2 数制及转换
1.2.1 十进制
1.2.2 二进制
1.2.3 十六进制
1.2.4 不同进制之间的相互转换
1.3 逻辑运算与逻辑代数
1.3.1 逻辑运算及其表示方法
1.3.2 逻辑代数的定理及定律
1.3.3 逻辑函数式的代数法化简
1.4 逻辑函数的卡诺图化简
1.4.1 逻辑函数的最小项表达式
1.4.2 用卡诺图化简逻辑函数
1.5 二进制数的算术运算
1.5.1 无符号二进制数的算术运算
1.5.2 有符号二进制数的表示及加减法运算
1.6 二进制编码
1.6.1 二一十进制码
1.6.2 格雷码
1.6.3 ASCII码
1.7 数字系统设计与EDA技术概述
1.7.1 数字系统设计及设计方法的发展
1.7.2 EDA技术的含义及主要内容
习题与思考题
第2章 逻辑门电路
2.1 基于二极管和三极管的简单逻辑门电路
2.1.1 二极管与门和二极管或门电路
2.1.2 三极管非门电路
2.2 TTL逻辑门电路
2.2.1 基本TTL与非门的工作原理
2.2.2 TTL与非门的技术参数
2.2.3 标准TTL集成逻辑门的改进系列参数及对比
2.3 MOS管逻辑门电路
2.3.1 MOS管及其开关特性
2.3.2 CMOS反相器
2.3.3 MOS管与非门电路和MOS管或非门电路
2.3.4 CMOS集成逻辑门的种类及参数
2.4 三态门及应用
2.4.1 三态门的结构及工作原理
2.4.2 三态门的应用
2.5 OC门、OD门及应用
2.5.1 0C门的电路结构
2.5.2 OD门的电路结构
2.6 逻辑电平接口转换及抗干扰设计
2.6.1 数字逻辑电平
2.6.2 OC门和OD门的电平转换应用
2.6.3 TTL逻辑门与CMOS逻辑门接口
2.6.4 逻辑门电路的抗干扰措施
习题与思考题
第3章 组合逻辑电路分析与设计
3.1 组合逻辑电路的分析
3.2 组合逻辑电路的设计
3.2.1 单输出组合电路的设计
3.2.2 多输出组合电路的设计
3.3 组合逻辑电路中的竞争冒险
3.3.1 产生竞争冒险的原因及判断
3.3.2 消去竞争冒险的方法
3.3.3 卡诺图在组合逻辑电路竞争冒险中的应用
3.4 QuartusⅡ的原理图EDA设计环境
3.4.1 QuartusⅡ简介
3.4.2 原理图编辑输入
3.4.3 编译
3.4.4 时序功能仿真
3.4.5 QuartusⅡ环境下的引脚配置及芯片烧写
3.5 编码器与译码器
3.5.1 编码器
3.5.2 译码器
3.6 数据选择器与数据分配器
3.6.1 数据选择器的功能及工作原理
3.6.2 常用集成数据选择器及应用
3.6.3 数据分配器
3.7 数值比较器
3.7.1 数值比较器的工作原理
3.7.2 集成数值比较器
3.8 算术运算电路
3.8.1 加法运算电路
3.8.2 减法运算电路
习题与思考题
第4章 时序逻辑电路基础
4.1 双稳态存储器
4.1.1 双稳态电路
4.1.2 基本RS存储器
4.2 锁存器
4.2.1 RS锁存器
4.2.2 带有异步和使能控制的RS锁存器
4.2.3 D锁存器及应用
4.3 触发器
4.3.1 D触发器及应用
4.3.2 JK触发器
4.3.3 触发器的工作参数
4.3.4 不同类型触发器之间的转换
4.4 时序逻辑电路
4.4.1 时序逻辑电路及分析
4.4.2 时序逻辑电路的设计
4.5 计数器
4.5.1 计数器的一般设计方法
4.5.2 集成计数器74HCl61及应用
4.6 寄存器和移位寄存器
4.6.1 寄存器
4.6.2 移位寄存器
4.6.3 移位型计数器
4.7 半导体存储器
4.7.1 RAM及非易失性存储器
4.7.2 半导体存储器的基本结构及访问
4.7.3 基于半导体存储器的组合逻辑电路设计
习题与思考题
第5章 可编程逻辑器件原理及典型产品
5.1 可编程逻辑器件概述
5.1.1 可编程逻辑器件的特点及可编程的核心原理
5.1.2 可编程逻辑器件的发展历程及分类
5.1.3 PLD的主要厂商
5.1.4 PLD的电路符号表示
5.2 PLD的结构及工作原理
5.2.1 从PROM到PLA
5.2.2 PAL经GAL到乘积项结构CPLD
5.2.3 基于查找表的PLD的工作原理简介
5.3 Altera公司的PLD产品及开发
5.3.1 Altera公司PLD产品的编程与配置
5.3.2 Altera公司的PLD器件及应用基础
习题与思考题
第6章 Verilog HDL数字系统设计基础
6.1 基于硬件描述语言进行数字系统设计概述
6.2 Verilog HDL的模块结构
6.3 QuartusⅡ的Verilog HDL设计环境
6.4 Verilog HDL的三种建模方式
6.4.1 结构化描述方式
6.4.2 数据流描述方式
6.4.3 行为描述方式
6.4.4 过程赋值语句
6.5 典型组合逻辑电路的Verilog HDL描述举例
6.5.1 数据选择器设计
6.5.2 74138译码器设计
6.5.3 数码管显示译码器设计
6.5.4 优先编码器
6.5.5 利用任务和函数语句对组合逻辑电路进行结构化描述
6.6 时序逻辑电路的Verilog HDL描述与设计
6.6.1 D触发器的Verilog HDL描述
6.6.2 D锁存器的Verilog HDL描述
6.7 基于Verikog HDL的计数器设计
6.7.1 基于Ver订og HDL进行通用计数器设计
6.7.2 基于计数器的PWM波形发生器设计
6.8 基于Verilog HDL的移位寄存器设计
6.8.1 8位双向移位寄存器的Verilog HDL描述
6.8.2 使用移位操作符设计移位寄存器
6.8.3 带两级锁存的串入并出移位寄存器74595的描述
6.8.4 移位型计数器的设计
6.9 Verilog HDL的循环语句及应用
6.9.1 for语句用法
6.9.2 repeat语句用法
6.9.3 while语句用法
6.9.4 Verilog HDL循环语句应用要点
6.10 双向端口与存储器设计
6.10.1 8位双向总线驱动器设计
6.10.2 存储器设计
习题与思考题
第7章 Verilog HDL有限状态机及应用
7.1 有限状态机及状态编码
7.1.1 有限状态机
7.1.2 状态编码
7.2 状态机安全设计
7.3 基于Verilog HDL的FSM设计
7.3.1 Verilog HDL有限状态机常用语法元素
7.3.2 有限状态机的VeriIog HDL描述
7.4 状态机图形化设计方法
习题与思考题
第8章 D／A与A／D转换器及其应用
8.1 D／A与A／D转换器概述
8.2 D／A转换器原理
8.2.1 权电阻网络D／A变换器原理
8.2.2 模拟开关的原理及应用
8.2.3 R一2R T型电阻网络D／A转换器
8.2.4 电流输出型D／A转换器
8.2.5 D／A转换器的主要技术指标及选型依据
8.2.6 基于TL431的基准电压源设计
8.3 DAC8032及其应用
8.3.1 D／A转换器芯片——DAC0832
8.3.2 DAC0832的应用
8.4 A／D转换器原理
8.4.1 并联比较型A／D转换器
8.4.2 计数型A／D转换器
8.4.3 逐次比较型A／D转换器
8.4.4 双积分型A／D转换器
8.4.5 A／D转换器的主要性能指标
8.5 逐次比较型A／D转换器——ADC0809
8.5.1 AD(；0809芯片简介
8.5.2 ADC0809的接口时序及状态机读写
习题与思考题
第9章 波形变换与产生电路
9.1 脉冲发生器与555集成电路
9.1.1 脉冲发生器
9.1.2 555集成电路的电路结构与功能
9.2 单稳态触发器
9.2.1 用CMOS门电路组成的微分型单稳态触发器
9.2.2 用555集成电路组成的单稳态触发器
9.2.3 单稳态触发器的定时应用
9.3 斯密特触发器
9.3.1 用门电路组成的斯密特触发器
9.3.2 用555集成电路组成的斯密特触发器
9.3.3 斯密特触发器的应用
9.4 多谐振荡器
9.4.1 用门电路组成的多谐振荡器
9.4.2 用斯密特触发器构成波形产生电路
9.4.3 用555集成电路组成的多谐振荡器
9.4.4 CMOS石英体振荡器
9.5 DDS波形发生原理及正弦波信号发生器设计
9.5.1 DDS工作原理
9.5.2 定制DDS所需的Mega FItaction模块
9.5.3 顶层设计
9.5.4 Verilog HDL信号发生器设计
习题与思考题
附录A CMoS和TTL逻辑门电路的技术参数
附录B 74系列门电路速查表
附录C 可综合Vetilog HDL语法速查表
附录D 常用逻辑符号对照表
参考文献