数字集成电路——从经典物理到智能设计 / 普通高等教育集成电路领域新形态教材
定价：￥59.00
作者： 王丽杰，王晨光
出版时间：2026-02-04
出版社：机械工业出版社
- 机械工业出版社
- 9787111797821
- 1-1
- 2026-02-04
- 315
内容简介
本书强化基础理论与EDA工具链结合的实践路径，系统介绍了数字集成电路的基础理论和应用知识，以及国内外数字集成电路研究与应用的最新进展。全书共8章，内容包括绪论、MOSFET（金属-氧化物-半导体场效应晶体管）与IC（集成电路）设计原理、组合逻辑电路设计与分析、时序逻辑电路设计原理、自顶向下设计方法论、数据通路核心单元设计、时序问题与同步方法和低功耗设计。第2~4章融合MOSFET工作机制、基本逻辑门电路实现及时序约束分析，通过门级Verilog设计与SPICE参数仿真建立工程思维；第5~7章涵盖从RTL到GDSII设计流程、数据通路优化及时序收敛方法；第8章提供可落地的功耗计算公式与电源管理策略，通过UPF脚本案例训练多电压域设计能力。
本书可作为高等院校微电子科学与技术、集成电路设计与集成系统、电子科学与技术等专业本科生或研究生的专业课程教材，也可为从事数字集成电路研究、开发和应用的科研人员提供参考。
本书可作为高等院校微电子科学与技术、集成电路设计与集成系统、电子科学与技术等专业本科生或研究生的专业课程教材，也可为从事数字集成电路研究、开发和应用的科研人员提供参考。
目录
前言
第1章 绪论
1.1 技术演进与设计哲学
1.1.1 核心基石
1.1.2 关键里程碑
1.2 设计方法论的范式转移设计核心：PPA优化
1.2.1 性能——速度与效率的博弈
1.2.2 功耗——能量消耗的精密控制
1.2.3 面积——微观世界的尺寸经济学
1.3 数字集成电路设计层次
1.3.1 从RTL到GDSII的全流程解析
1.3.2 时序逻辑与时钟体系
1.3.3 设计约束的工程艺术
1.4 数字集成电路的现状与趋势
1.4.1 物理极限挑战与设计范式革新
1.4.2 制造工艺的物理突破与三维集成
1.4.3 设计方法论的可靠性跃迁与AI赋能
1.4.4 存算一体与量子探索
1.5 结语：微观世界的无限边疆
本章小结
自我检测
实践训练
第2章 MOSFET与IC设计原理
2.1 MOSFET的基本结构与工作原理
2.2 寄生参数与动态特性
2.2.1 MOSFET寄生电阻与电容
2.2.2 集成电路导线的寄生参数与Elmore模型及其应用
2.2.3 MOSFET建模方法及其在电路分析中的应用
2.2.4 CMOS逻辑门结构
2.3 制造工艺
2.3.1 CMOS集成电路制造中的光刻技术解析
2.3.2 CMOS工艺流程与版图设计的协同配合说明
2.4 多视图设计方法
本章小结
自我检测
实践训练
产业之问
第3章 组合逻辑电路设计与分析
3.1 基础逻辑门电路
3.1.1 CMOS反相器
3.1.2 CMOS与非门
3.2 CMOS电路设计原则
3.2.1 CMOS逻辑门的互补性原理
3.2.2 CMOS组合逻辑单元构建的核心原则与步骤
3.2.3 大扇入CMOS电路的优化
3.2.4 考虑性能时反相器尺寸的确定
3.3 组合逻辑链路的延迟优化
3.3.1 逻辑努力
3.3.2 分支努力
3.3.3 路径努力
3.4 特殊逻辑电路结构
3.4.1 伪NMOS逻辑
3.4.2 传输门逻辑
3.4.3 动态逻辑
3.5 设计视角
3.5.1 Verilog代码实战
3.5.2 SPICE代码实战
本章小结
自我检测
产业之问
第4章 时序逻辑电路设计原理
4.1 时序逻辑电路基础
4.1.1 时序逻辑电路的基本原理及其分类
4.1.2 时序逻辑的基本构成
4.1.3 主从触发器与边沿触发机制
4.1.4 时序电路核心组件的架构演进与应用优化分析
4.1.5 时序参数与系统约束
4.2 同步时序逻辑电路
4.2.1 同步时序逻辑电路的描述
4.2.2 有限状态机的实现
4.3 时序逻辑电路的Verilog视角
本章小结
自我检测
实践训练
产业之问
第5章 自顶向下设计方法论
5.1 集成化芯片系统的跨层级协同设计与指标优化理论
5.1.1 片上系统SoC
5.1.2 系统设计的跨层级协同优化理论
5.1.3 分层设计方法论与协同优化体系
5.1.4 集成电路典型设计指标
5.2 设计流程的硬件实现与验证协同理论
5.2.1 硬件创建：从抽象逻辑到物理实现
5.2.2 设计验证：功能正确性与物理完整性保障
5.2.3 硬件创建与验证的协同优化机制
5.3 综合的理论框架与多目标优化机制
5.3.1 逻辑综合的定义与流程
5.3.2 逻辑综合的优化目标与权衡模型
5.3.3 逻辑综合的工艺相关性
5.4 VLSI物理设计的体系架构与技术挑战
5.4.1 VLSI物理设计具有挑战性的原因
5.4.2 VLSI楼层规划的理论架构与设计方法
5.4.3 VLSI物理设计实施框架
本章小结
自我检测
实践训练
产业之问
第6章 数据通路核心单元设计
6.1 通路基本单元：架构设计与综合权衡
6.1.1 数据通路的设计流程与关键步骤
6.1.2 设计优化考量
6.2 加法器设计
6.2.1 全加器基础
6.2.2 加法器实现结构
6.3 乘法器
6.3.1 阵列乘法器
6.3.2 进位保留乘法器
6.3.3 树形乘法器
6.4 移位器
6.4.1 一位可控移位器
6.4.2 桶形移位器
6.5 设计中的综合考虑
6.6 自顶向下的方法实现数据通路
6.6.1 物理实现映射
6.6.2 进位优化与动态逻辑设计
6.6.3 乘法器与移位器的IP化流程
6.6.4 设计思维与工程实践
本章小结
自我检测
实践训练
产业之问
第7章 时序问题与同步方法
7.1 数字系统的时序分类
7.1.1 同步互连
7.1.2 中等同步互连
7.1.3 近似同步互连
7.1.4 异步互连
7.2 时序分析与时钟系统设计
7.2.1 同步流水线数据通路结构
7.2.2 时序问题的根源
7.3 同步方法的核心技术
7.3.1 单时钟域同步设计
7.3.2 跨时钟域同步技术
7.3.3 全局异步局部同步设计
7.4 时序验证与优化工具
7.4.1 静态时序分析
7.4.2 形式验证
7.4.3 时序驱动的布局布线
本章小结
自我检测
实践训练
产业之问
第8章 低功耗设计
8.1 低功耗设计策略
8.1.1 日益增加的功耗挑战
8.1.2 动态和静态功耗
8.1.3 功耗与性能的权衡
8.2 降低功耗的方法
8.2.1 降低电源电压
8.2.2 时钟门控
8.2.3 多阈值电压单元
8.2.4 多电压设计
8.2.5 智能电源切换
8.2.6 动态电压频率缩放技术
8.2.7 减少转换操作
8.2.8 开关电容优化
8.2.9 低功耗架构设计
8.3 低功耗的实现
8.3.1 统一电源格式标准
8.3.2 低功耗寄存器级代码的架构与实现
8.3.3 多电压逻辑综合
8.3.4 优化技术
8.3.5 多电压DFT核心挑战与解决方案
8.3.6 低功耗物理设计
本章小结
自我检测
实践训练
产业之问
参考文献
第1章 绪论
1.1 技术演进与设计哲学
1.1.1 核心基石
1.1.2 关键里程碑
1.2 设计方法论的范式转移设计核心：PPA优化
1.2.1 性能——速度与效率的博弈
1.2.2 功耗——能量消耗的精密控制
1.2.3 面积——微观世界的尺寸经济学
1.3 数字集成电路设计层次
1.3.1 从RTL到GDSII的全流程解析
1.3.2 时序逻辑与时钟体系
1.3.3 设计约束的工程艺术
1.4 数字集成电路的现状与趋势
1.4.1 物理极限挑战与设计范式革新
1.4.2 制造工艺的物理突破与三维集成
1.4.3 设计方法论的可靠性跃迁与AI赋能
1.4.4 存算一体与量子探索
1.5 结语：微观世界的无限边疆
本章小结
自我检测
实践训练
第2章 MOSFET与IC设计原理
2.1 MOSFET的基本结构与工作原理
2.2 寄生参数与动态特性
2.2.1 MOSFET寄生电阻与电容
2.2.2 集成电路导线的寄生参数与Elmore模型及其应用
2.2.3 MOSFET建模方法及其在电路分析中的应用
2.2.4 CMOS逻辑门结构
2.3 制造工艺
2.3.1 CMOS集成电路制造中的光刻技术解析
2.3.2 CMOS工艺流程与版图设计的协同配合说明
2.4 多视图设计方法
本章小结
自我检测
实践训练
产业之问
第3章 组合逻辑电路设计与分析
3.1 基础逻辑门电路
3.1.1 CMOS反相器
3.1.2 CMOS与非门
3.2 CMOS电路设计原则
3.2.1 CMOS逻辑门的互补性原理
3.2.2 CMOS组合逻辑单元构建的核心原则与步骤
3.2.3 大扇入CMOS电路的优化
3.2.4 考虑性能时反相器尺寸的确定
3.3 组合逻辑链路的延迟优化
3.3.1 逻辑努力
3.3.2 分支努力
3.3.3 路径努力
3.4 特殊逻辑电路结构
3.4.1 伪NMOS逻辑
3.4.2 传输门逻辑
3.4.3 动态逻辑
3.5 设计视角
3.5.1 Verilog代码实战
3.5.2 SPICE代码实战
本章小结
自我检测
产业之问
第4章 时序逻辑电路设计原理
4.1 时序逻辑电路基础
4.1.1 时序逻辑电路的基本原理及其分类
4.1.2 时序逻辑的基本构成
4.1.3 主从触发器与边沿触发机制
4.1.4 时序电路核心组件的架构演进与应用优化分析
4.1.5 时序参数与系统约束
4.2 同步时序逻辑电路
4.2.1 同步时序逻辑电路的描述
4.2.2 有限状态机的实现
4.3 时序逻辑电路的Verilog视角
本章小结
自我检测
实践训练
产业之问
第5章 自顶向下设计方法论
5.1 集成化芯片系统的跨层级协同设计与指标优化理论
5.1.1 片上系统SoC
5.1.2 系统设计的跨层级协同优化理论
5.1.3 分层设计方法论与协同优化体系
5.1.4 集成电路典型设计指标
5.2 设计流程的硬件实现与验证协同理论
5.2.1 硬件创建：从抽象逻辑到物理实现
5.2.2 设计验证：功能正确性与物理完整性保障
5.2.3 硬件创建与验证的协同优化机制
5.3 综合的理论框架与多目标优化机制
5.3.1 逻辑综合的定义与流程
5.3.2 逻辑综合的优化目标与权衡模型
5.3.3 逻辑综合的工艺相关性
5.4 VLSI物理设计的体系架构与技术挑战
5.4.1 VLSI物理设计具有挑战性的原因
5.4.2 VLSI楼层规划的理论架构与设计方法
5.4.3 VLSI物理设计实施框架
本章小结
自我检测
实践训练
产业之问
第6章 数据通路核心单元设计
6.1 通路基本单元：架构设计与综合权衡
6.1.1 数据通路的设计流程与关键步骤
6.1.2 设计优化考量
6.2 加法器设计
6.2.1 全加器基础
6.2.2 加法器实现结构
6.3 乘法器
6.3.1 阵列乘法器
6.3.2 进位保留乘法器
6.3.3 树形乘法器
6.4 移位器
6.4.1 一位可控移位器
6.4.2 桶形移位器
6.5 设计中的综合考虑
6.6 自顶向下的方法实现数据通路
6.6.1 物理实现映射
6.6.2 进位优化与动态逻辑设计
6.6.3 乘法器与移位器的IP化流程
6.6.4 设计思维与工程实践
本章小结
自我检测
实践训练
产业之问
第7章 时序问题与同步方法
7.1 数字系统的时序分类
7.1.1 同步互连
7.1.2 中等同步互连
7.1.3 近似同步互连
7.1.4 异步互连
7.2 时序分析与时钟系统设计
7.2.1 同步流水线数据通路结构
7.2.2 时序问题的根源
7.3 同步方法的核心技术
7.3.1 单时钟域同步设计
7.3.2 跨时钟域同步技术
7.3.3 全局异步局部同步设计
7.4 时序验证与优化工具
7.4.1 静态时序分析
7.4.2 形式验证
7.4.3 时序驱动的布局布线
本章小结
自我检测
实践训练
产业之问
第8章 低功耗设计
8.1 低功耗设计策略
8.1.1 日益增加的功耗挑战
8.1.2 动态和静态功耗
8.1.3 功耗与性能的权衡
8.2 降低功耗的方法
8.2.1 降低电源电压
8.2.2 时钟门控
8.2.3 多阈值电压单元
8.2.4 多电压设计
8.2.5 智能电源切换
8.2.6 动态电压频率缩放技术
8.2.7 减少转换操作
8.2.8 开关电容优化
8.2.9 低功耗架构设计
8.3 低功耗的实现
8.3.1 统一电源格式标准
8.3.2 低功耗寄存器级代码的架构与实现
8.3.3 多电压逻辑综合
8.3.4 优化技术
8.3.5 多电压DFT核心挑战与解决方案
8.3.6 低功耗物理设计
本章小结
自我检测
实践训练
产业之问
参考文献
