数字逻辑与数字系统（第7版）
定价：￥59.00
作者： 杨丹
出版时间：2026-01
出版社：电子工业出版社
普通高等教育“十一五”国家级规划教材
- 电子工业出版社
- 9787121511196
- 7版
- 568458
- 平塑
- 16开
- 2026-01
- 448
- 280
- 工学
- 电子信息类
- 电子信息与电气
- 本科 研究生及以上
内容简介
本书在普通高等教育“十一五”国家级规划教材和国家精品课程教学成果《数字逻辑与数字系统》（第6版）基础上，依照2019年出版的《高等学校工科基础课程教学基本要求》，为适应数字电子技术的不断发展和应用水平的不断提高修订而成。全书共9章，内容包括数字逻辑基础、逻辑门电路、组合逻辑电路、锁存器和触发器、时序逻辑电路、半导体存储器、脉冲波形的产生与整形、数模转换和模数转换、数字系统分析与设计等。附录给出了GAL、CPLD和FPGA简介，电气简图用图形符号二进制逻辑元件简介，常用逻辑符号对照表等实用内容。本书提供多媒体课件，可登录华信教育资源网注册后免费下载。本书配套教材为《数字逻辑与数字系统学习指导及习题解答》（ISBN 978-7-121-46853-7）。
目录
目录
第1章 数字逻辑基础 1
1.1 计数制 1
1.1.1 十进制数 1
1.1.2 二进制数 1
1.1.3 八进制数和十六进制数 2
1.1.4 数制之间的转换 3
1.2 常用编码 4
1.2.1 二-十进制码（BCD码） 4
1.2.2 循环码 5
1.2.3 ASCII码 5
1.3 逻辑代数基础 6
1.3.1 逻辑变量和逻辑函数 6
1.3.2 基本逻辑运算和基本逻辑门 7
1.3.3 逻辑代数的基本公式和常用公式 10
1.3.4 逻辑函数的表示方法 11
1.3.5 逻辑函数的化简 12
习题1 20
第2章 逻辑门电路 22
2.1 概述 22
2.2 CMOS门电路 23
2.2.1 MOS管的开关模型 23
2.2.2 CMOS反相器的电路结构和工作原理 23
2.2.3 CMOS反相器的传输特性曲线和抗干扰能力 24
2.2.4 CMOS反相器的输入特性曲线和输出特性曲线 26
2.2.5 CMOS反相器的动态特性 28
2.2.6 与非门 29
2.2.7 或非门 30
2.3 其他类型的CMOS门电路及其性能参数 31
2.3.1 三态门 31
2.3.2 CMOS传输门 32
2.3.3 漏极开路门（OD门） 33
2.3.4 低电压CMOS门电路 36
2.3.5 CMOS门电路主要性能参数 37
2.4 TTL门电路 37
2.4.1 双极型三极管的开关特性 37
2.4.2 TTL与非门的电路结构和工作原理 38
2.4.3 TTL与非门特性曲线 39
2.4.4 TTL门电路主要性能参数 42
2.5 ECL门电路 43
2.5.1 ECL门电路工作原理 44
2.5.2 ECL门电路主要特点 45
2.6 Bi-CMOS门电路 46
2.6.1 Bi-CMOS门电路工作原理 46
2.6.2 Bi-CMOS门电路主要性能参数 47
2.7 数字电路使用中应注意的问题 47
2.7.1 CMOS门电路使用中应注意的问题 47
2.7.2 TTL门电路使用中应注意的问题 49
2.7.3 数字电路接口 49
习题2 50
第3章 组合逻辑电路 55
3.1 组合逻辑电路的特点 55
3.2 小规模集成电路构成的组合逻辑电路的分析与设计 55
3.2.1 分析方法 55
3.2.2 设计方法 57
3.3 编码器 59
3.3.1 二进制编码器 59
3.3.2 优先编码器 59
3.4 译码器 62
3.4.1 二进制译码器 62
3.4.2 二-十进制译码器 64
3.4.3 半导体数码管和七段字形译码器 65
3.5 数据分配器与数据选择器 68
3.5.1 数据分配器 68
3.5.2 数据选择器 69
3.6 数值比较电路 73
3.7 算术运算电路 75
3.7.1 二进制加法电路 75
3.7.2 二进制减法电路 78
3.7.3 算术逻辑单元 80
3.8 奇偶校验电路 83
3.8.1 奇偶校验的基本原理 83
3.8.2 中规模集成奇偶发生器/校验器 84
3.9 中规模集成电路构成的组合逻辑电路的设计 85
3.10 组合逻辑电路中的竞争-冒险 88
3.10.1 竞争-冒险的产生 88
3.10.2 竞争-冒险的判断 89
3.10.3 竞争-冒险的消除 89
3.11 用硬件描述语言设计组合逻辑电路 89
3.11.1 可编程逻辑器件（PLD） 90
3.11.2 硬件描述语言Verilog HDL基础 92
3.11.3 用Verilog HDL实现组合逻辑电路的设计 100
习题3 105
第4章 锁存器和触发器 110
4.1 锁存器 110
4.1.1 闩锁电路及基本SR锁存器 110
4.1.2 门控SR锁存器 112
4.1.3 D锁存器 113
4.2 触发器 11 4
4.2.1 主从D触发器 11 4
4.2.2 边沿触发JK触发器 117
4.2.3 维持阻塞D触发器 119
4.3 其他功能的触发器 120
4.4 触发器逻辑功能的转换 121
习题4 122
第5章 时序逻辑电路 126
5.1 时序逻辑电路的特点和表示方法 126
5.1.1 时序逻辑电路的特点 126
5.1.2 时序逻辑电路的表示方法 126
5.2 时序逻辑电路的分析方法 128
5.3 寄存器 131
5.3.1 数码寄存器 132
5.3.2 移位寄存器 133
5.4 计数器 135
5.4.1 计数器分类 135
5.4.2 二进制计数器 137
5.4.3 十进制计数器 140
5.4.4 可逆计数器 142
5.4.5 中规模集成计数器构成的任意进制计数器 143
5.4.6 移位寄存器型计数器 145
5.5 顺序脉冲发生器 146
5.6 时序逻辑电路的设计方法 149
5.7 用Verilog HDL实现时序逻辑电路的设计 156
习题5 163
第6章 半导体存储器 167
6.1 概述 167
6.1.1 半导体存储器的特点和分类 167
6.1.2 半导体存储器的技术指标 167
6.2 只读存储器 168
6.2.1 固定只读存储器 168
6.2.2 可编程只读存储器 169
6.2.3 可擦可编程只读存储器 170
6.3 随机存取存储器 173
6.3.1 静态RAM 173
6.3.2 动态RAM 175
6.3.3 集成RAM简介 176
6.3.4 RAM的扩展 176
习题6 177
第7章 脉冲波形的产生与整形 180
7.1 集成 555定时器及其应用 180
7.1.1 电路组成和工作原理 180
7.1.2 集成 555定时器的应用 181
7.2 门电路构成的矩形波发生器与整形电路 186
7.2.1 多谐振荡器 186
7.2.2 单稳态电路 188
7.2.3 施密特触发电路 189
习题7 192
第8章 数模转换和模数转换 195
8.1 数模转换器（DAC） 195
8.1.1 二进制权电阻DAC 195
8.1.2 R-2R倒T型电阻网络DAC 196
8.1.3 DAC的主要技术指标 197
8.1.4 DAC0832简介 198 __
第1章 数字逻辑基础 1
1.1 计数制 1
1.1.1 十进制数 1
1.1.2 二进制数 1
1.1.3 八进制数和十六进制数 2
1.1.4 数制之间的转换 3
1.2 常用编码 4
1.2.1 二-十进制码（BCD码） 4
1.2.2 循环码 5
1.2.3 ASCII码 5
1.3 逻辑代数基础 6
1.3.1 逻辑变量和逻辑函数 6
1.3.2 基本逻辑运算和基本逻辑门 7
1.3.3 逻辑代数的基本公式和常用公式 10
1.3.4 逻辑函数的表示方法 11
1.3.5 逻辑函数的化简 12
习题1 20
第2章 逻辑门电路 22
2.1 概述 22
2.2 CMOS门电路 23
2.2.1 MOS管的开关模型 23
2.2.2 CMOS反相器的电路结构和工作原理 23
2.2.3 CMOS反相器的传输特性曲线和抗干扰能力 24
2.2.4 CMOS反相器的输入特性曲线和输出特性曲线 26
2.2.5 CMOS反相器的动态特性 28
2.2.6 与非门 29
2.2.7 或非门 30
2.3 其他类型的CMOS门电路及其性能参数 31
2.3.1 三态门 31
2.3.2 CMOS传输门 32
2.3.3 漏极开路门（OD门） 33
2.3.4 低电压CMOS门电路 36
2.3.5 CMOS门电路主要性能参数 37
2.4 TTL门电路 37
2.4.1 双极型三极管的开关特性 37
2.4.2 TTL与非门的电路结构和工作原理 38
2.4.3 TTL与非门特性曲线 39
2.4.4 TTL门电路主要性能参数 42
2.5 ECL门电路 43
2.5.1 ECL门电路工作原理 44
2.5.2 ECL门电路主要特点 45
2.6 Bi-CMOS门电路 46
2.6.1 Bi-CMOS门电路工作原理 46
2.6.2 Bi-CMOS门电路主要性能参数 47
2.7 数字电路使用中应注意的问题 47
2.7.1 CMOS门电路使用中应注意的问题 47
2.7.2 TTL门电路使用中应注意的问题 49
2.7.3 数字电路接口 49
习题2 50
第3章 组合逻辑电路 55
3.1 组合逻辑电路的特点 55
3.2 小规模集成电路构成的组合逻辑电路的分析与设计 55
3.2.1 分析方法 55
3.2.2 设计方法 57
3.3 编码器 59
3.3.1 二进制编码器 59
3.3.2 优先编码器 59
3.4 译码器 62
3.4.1 二进制译码器 62
3.4.2 二-十进制译码器 64
3.4.3 半导体数码管和七段字形译码器 65
3.5 数据分配器与数据选择器 68
3.5.1 数据分配器 68
3.5.2 数据选择器 69
3.6 数值比较电路 73
3.7 算术运算电路 75
3.7.1 二进制加法电路 75
3.7.2 二进制减法电路 78
3.7.3 算术逻辑单元 80
3.8 奇偶校验电路 83
3.8.1 奇偶校验的基本原理 83
3.8.2 中规模集成奇偶发生器/校验器 84
3.9 中规模集成电路构成的组合逻辑电路的设计 85
3.10 组合逻辑电路中的竞争-冒险 88
3.10.1 竞争-冒险的产生 88
3.10.2 竞争-冒险的判断 89
3.10.3 竞争-冒险的消除 89
3.11 用硬件描述语言设计组合逻辑电路 89
3.11.1 可编程逻辑器件（PLD） 90
3.11.2 硬件描述语言Verilog HDL基础 92
3.11.3 用Verilog HDL实现组合逻辑电路的设计 100
习题3 105
第4章 锁存器和触发器 110
4.1 锁存器 110
4.1.1 闩锁电路及基本SR锁存器 110
4.1.2 门控SR锁存器 112
4.1.3 D锁存器 113
4.2 触发器 11 4
4.2.1 主从D触发器 11 4
4.2.2 边沿触发JK触发器 117
4.2.3 维持阻塞D触发器 119
4.3 其他功能的触发器 120
4.4 触发器逻辑功能的转换 121
习题4 122
第5章 时序逻辑电路 126
5.1 时序逻辑电路的特点和表示方法 126
5.1.1 时序逻辑电路的特点 126
5.1.2 时序逻辑电路的表示方法 126
5.2 时序逻辑电路的分析方法 128
5.3 寄存器 131
5.3.1 数码寄存器 132
5.3.2 移位寄存器 133
5.4 计数器 135
5.4.1 计数器分类 135
5.4.2 二进制计数器 137
5.4.3 十进制计数器 140
5.4.4 可逆计数器 142
5.4.5 中规模集成计数器构成的任意进制计数器 143
5.4.6 移位寄存器型计数器 145
5.5 顺序脉冲发生器 146
5.6 时序逻辑电路的设计方法 149
5.7 用Verilog HDL实现时序逻辑电路的设计 156
习题5 163
第6章 半导体存储器 167
6.1 概述 167
6.1.1 半导体存储器的特点和分类 167
6.1.2 半导体存储器的技术指标 167
6.2 只读存储器 168
6.2.1 固定只读存储器 168
6.2.2 可编程只读存储器 169
6.2.3 可擦可编程只读存储器 170
6.3 随机存取存储器 173
6.3.1 静态RAM 173
6.3.2 动态RAM 175
6.3.3 集成RAM简介 176
6.3.4 RAM的扩展 176
习题6 177
第7章 脉冲波形的产生与整形 180
7.1 集成 555定时器及其应用 180
7.1.1 电路组成和工作原理 180
7.1.2 集成 555定时器的应用 181
7.2 门电路构成的矩形波发生器与整形电路 186
7.2.1 多谐振荡器 186
7.2.2 单稳态电路 188
7.2.3 施密特触发电路 189
习题7 192
第8章 数模转换和模数转换 195
8.1 数模转换器（DAC） 195
8.1.1 二进制权电阻DAC 195
8.1.2 R-2R倒T型电阻网络DAC 196
8.1.3 DAC的主要技术指标 197
8.1.4 DAC0832简介 198 __
