前言
第1章概论
11集成电路
12数字集成电路
121组合逻辑电路
122时序逻辑电路
13芯片产业
131CMOS制造工艺
132连线
133封装
14芯片测试
15电子设计自动化
151电子设计自动化与电子设计自动化软件
152电子设计自动化软件的应用与研发
16芯片安全
161硬件安全
162芯片供应链安全
163芯片安全的挑战
164网络空间中的芯片安全
17测试与安全
171芯片测试从理论和技术上支持芯片安全
172芯片安全促进测试
18习题
第2章数字芯片故障模型
21物理缺陷与故障模型
22数字电路故障模型
221固定型故障模型
222晶体管闭合与开路故障模型
223桥接型故障模型
224输入模式故障模型
23故障等价与压缩
24案例：故障压缩
25习题
第3章数字芯片测试与故障仿真
31测试矢量生成
32组合逻辑电路测试矢量生成
321随机测试矢量生成
322穷尽测试
323D运算和D算法
324PODEM
325FAN
33时序逻辑电路测试矢量生成
331时间帧展开
332基于仿真的方法
34可测试性度量
341SCOAP
342COP
343高层次可测试性度量
35故障仿真与诊断
351串行故障仿真
352并行故障仿真
353并行矢量故障仿真
354推演故障仿真
355并发故障仿真
356差分故障仿真
36故障诊断
37故障元胞
38案例：测试矢量生成
39习题
第4章数字芯片可测试性设计
41扫描设计
411扫描单元
412扫描设计的流程
413扫描设计的测试
414扫描设计的测试矢量生成
42内建自测试
421测量矢量生成
422输出响应分析
423BIST设计规则
424BIST架构
43边界扫描
431测试访问端口
432TAP控制器
433寄存器和指令译码器
434指令
44习题
第5章其他数字芯片关键测试技术
51存储器测试
511存储器与测试之间的联系
512存储器故障
513存储器测试方法
52IDDQ测试
521IDDQ测试原理
522IDDQ测试方法
523适用故障范围
53时延测试
531延迟故障模型
532时延测试方法
54习题
第6章硬件攻击与芯片安全
61芯片供应链安全
611芯片供应链
612安全隐患及对策
62硬件IP设计与安全
621硬件IP分类
622安全隐患
63侧信道攻击
631侧信道攻击分类
632攻击方法
64面向测试的攻击
641基于扫描的攻击
642基于JTAG标准的攻击
65硬件木马
651硬件木马结构
652硬件木马分类
653防御措施
66其他物理攻击
661逆向工程
662探测攻击
663PCB攻击
67习题
第7章数字芯片的安全增强技术
71硬件混淆概述
711硬件混淆的目的
712不同层级的混淆
72混淆技术
73逻辑锁定
731设计方法
732攻击方法
74习题
第8章物理不可克隆安全芯片
81硬件安全原语
811物理不可克隆函数
812真随机数生成器
813防伪设计
82PUF的种类与应用
821PUF的分类
822PUF的评估指标
823设备认证
824密钥生成
83PUF设计
831仲裁器PUF
832异或APUF
833插入式PUF
834多路选线器PUF
835轻量级安全PUF
836前馈仲裁器PUF
837环形振荡器PUF
838双稳态环PUF
839静态随机存储器PUF
8310蝴蝶PUF
84面向PUF的攻击方法
841物理攻击方法
842建模攻击方法
843抵御建模攻击的手段
85面向PUF的可靠性攻防分析
86案例：基于FPGA的双稳态PUF硬件设计
87习题
第9章人工智能时代的数字芯片测试与安全
91前沿研究1：机器学习助力芯片测试与诊断
92前沿研究2：面向PUF的人工智能建模攻击
921基于CP分解的张量神经网络攻击
922基于神经网络计算图的近似建模攻击
923基于深度神经网络的建模攻击
924结合侧信道信息的深度神经网络建模攻击
93前沿研究3：破解逻辑锁定的人工智能方法
第10章实验
101实验一：可测试性设计
102实验二：芯片安全之逻辑锁定
103实验三：PUF芯片CRP仿真与建模攻击
104实验四：逻辑故障诊断
附录 数字电路逻辑门符号说明
参考文献